abby118的个人空间 https://blog.eetop.cn/1555282 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

记录笔记本中的有的没的(一)

已有 627 次阅读| 2023-6-29 14:52 |系统分类:芯片设计

1.不知道哪里抄的函数:功能未知。

foreach(celgeGetEditRep()~>instances xy = cel~>xy cel~>xy =list(fix(car(xy)/(grid+a)*grid fix(cardr(xy)/grid+a)*grid))

2.ESD 不同模式下放电时间&电压

  模式     放电时间        电压

HBM      几百ns          2KV

MM       几或几十ns    200V

CDM      几ns              1KV

3. 热载流子效应是限制器件最高工作电压的因素之一。

4. mos 管G S 短接,Vgs=0 , 管子不导通。

5. 16nm 频率500M , 驱动线长:300um。

     7nm  频率500M, 驱动线长:180um。

                1G/1.5G 150um .

6 . pr 小知识 :tree latency / clock tree skew / clock cells area 三者互相矛盾。

                        时钟树尽量平,hold 修的少。

                        过约去除signoff 后的值, place 看的是cell delay 。

                        时序过约:低频可以多。 local density (over flow) 超过2% 绕不出, 超过1.5%能出, 时序差。

        cell delay + net delay 

        cell delay : transistor delay + load delay 


7. 用calibredrv 合并 gds.

 a. 合并dummy gds, 需要用原始的topcell name 。

  calibrerve -a layout filemerge -createtop test -map_cell test test_ori   -in test.gds  -in test_dummy.gds  -out test_withdummy.gds  (-map_cell :把原有cell name rename。

b. 合并stdcell gds 或 IO gds 。 多gds合并,不生成新的顶层cell 。 

  calibredrv -a layout filemerge -in a.gds -indir ../gds_dir -out lib.gds .

8. floatmetal check 语句

wm_i = NET AREA RATIO M1i ILP1i PSDc NSDc PSTPi ODRES PORES wm1 wm2 wm3 wm4 wm5 wm6 wm7 ==0 [!!AREA(ILP1i) + !!AREA(PSDc) +!!AREA(NSDc) + !!AREA(PSTPi) + !!(NSTPi)+!!AREA(ODRES)+!!AREA(PORES)+!!AREA(wm1)+!!AREA(wm2)+!!AREA(wm3)+!!AREA(wm4)+!!AREA(wm5)+!!AREA(wm6)+!!AREA(wm7)]

wm1_ii = NOT AREA  (wm1_i NOT INTERACT (wm1_i AND DMY_SCH)) <0.1 //NOT AREA :select polygons taht do not meet an area constraint .

wm1_iii = wm1_ii NOT (SIZE MOMDMY BY -0.345)

COPY wm1_iii

9 名词缩写解释 TCD: testkey critical dimension ;CDU: critical dimention.

10. Modgen可以做到器件快速匹配摆放。

11.IC617里面的几个有用的文档,可在安装目录下的doc目录里面找到:
sklanguser - SKILL语言的用户指南,入门必读。但是这东西只会教你怎么用SKILL语言本身,不会教你怎么调用Cadence的工具。
sklangref - SKILL语言的参考手册。语言本身的问题都可以在参考手册中找到。
skdfref - 如何使用SKILL调用Cadence数据库的手册,主要是版图数据库。如果你想直接改你的cell的话,本质上就是改这个cell的数据库,不用打开图形界面就可以修改。虽然名字带ref,但是它也像用户指南一样做一些基本的说明。
sklayoutref - 如何用SKILL调用Cadence版图界面的手册。注意,它需要打开版图界面才能使用。
skcompref - 如何用SKILL调用Cadence原理图界面和数据库的手册。

12. drc gui 界面option: output cell errors in cell space . (drc results  显示hier带flat 。)

   command:  DRC CELL NAME YES CELL SPACE XFOR

13. DRC ICSTATION YES : 这句之后的重复语句被忽略。 GUI 界面生成语句,GUI专用, 命令行不建议使用该语句。目的GUI优先级最高,命令行形式使用会造成bug,导致rule 调试失败。

14.给信号线加屏蔽线规则

 电压基准线,电流基准线(安静的线):可以打包一起屏蔽。防止被干扰。

 时钟控制线 (躁动的线):需要把自己包起来,防止干扰其他线。特别注意高频时钟线。



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 1

    关注
  • 1

    粉丝
  • 5

    好友
  • 2

    获赞
  • 5

    评论
  • 280

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 02:46 , Processed in 0.023646 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部