日志

分享 verilog中的表达式: 2016-8-31 20:16; 理解Verilog 表达式表达式就是根据自己逻辑需要对操作数进行特定操作。操作数的组成：常数、线网、参数、寄存器、位选择、部分选择、存储器单元、函数调用。在表达式中整数可以是有符号和无符号数，在表达式中如果是十进制整数将其看作为有符号整数；如果整数是基数型整数可以看作成无符号整数。实例说明: ...; 1736 次阅读|0 个评论

分享 verlog 语言知识点介绍（1）: 2016-8-26 21:51; 1：与C语言的一些区别： verilog语言是一门硬件描述语言，在许多方面继承了C语言中的一些操作符和结构；verilog执行不像C语言是顺序执行的，它的语句是同时执行的，是一种并行结构；verilog中也进行调用，但是它是基于模块的调用，调用同一个模块必须采用不同的名字； 2：verilog中的模块 ...; 1582 次阅读|0 个评论