日志

分享原理图设计阶段: 2012-3-25 21:17; 目前到达原理图阶段，不过我觉得前期论证并不完全充分，所以不排除将来对原理图进行大改的可能。按照目前的方案，原理图设计可以分为下面几块 1. DDR2接口设计，这个需要fpga人员进行ip核生成，因为ip核会指定fpga的引脚及放在那个bank上，原理图设计应该按照fpga提供的要求设计，所以放在最前 2. 时钟电路设计 ...; 个人分类: DIY-DAQ|917 次阅读|0 个评论

分享卡的尺寸和连接器问题: 2012-3-25 12:04; 目前卡的尺寸没定：连接器的个数 AD 输入：2个 BNC 接口 DA输出：2个 BNC 接口时钟输入（可选）：1个 SMA 接口 AD触发输入（可选）：1个 BNC 接口 USB：1个串口（可选）：1个现在射频连接器基本确定，USB和串口没定，不过感觉5个BNC+1个SMA排在PCIe板上的一侧有相当的问题。同时觉 ...; 个人分类: DIY-DAQ|744 次阅读|0 个评论