日志
原理图设计阶段
| |
目前到达原理图阶段，不过我觉得前期论证并不完全充分，所以不排除将来对原理图进行大改的可能。
按照目前的方案，原理图设计可以分为下面几块
1. DDR2接口设计，这个需要fpga人员进行ip核生成，因为ip核会指定fpga的引脚及放在那个bank上，原理图设计应该按照fpga提供的要求设计，所以放在最前
2. 时钟电路设计，外时钟或者晶振经过时钟芯片到ad及fpga
3. AD端设计，其中前端可以参考ad芯片的开发板，2个通道的ad一定要计算出到fpga的管脚数目
4. DA端设计，应该也有参考吧。计算到FPGA的管脚数目
5.PCIe设计，这个参考下xilinx的开发板
6. USB接口设计，要熟悉那个控制芯片的进行设计
7. 串口设计，在我看来串口的重要性在usb之上，因为调试时数据可以用chipscope看，而将来如果这个系统要用microblaze，串口必不可少
现在比较怀疑fpga的io端口够不够那么多接口用？？
/1 
eetop公众号
创芯大讲堂
创芯人才网