imicman的个人空间 https://blog.eetop.cn/1518355 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 $readmemb + queue
2016-6-22 19:59
背景:系统$readmemh $readmemh 可以用来读取文件中的数据,然后存放到数组中。 问题:问题是,当定义的数组的深度与文件的数据个数不匹配时,或者截断或者留下多余的空间。 当数组深度小于文件中数据个数时,数据被截断,往往我们不想如此,那么我们就不能不对数 ...
个人分类: 验证杂谈|517 次阅读|0 个评论
分享 $fsdbDumpvars
2016-6-21 23:34
$fsdbDumpvars Description To dump signal-value-change information to the FSDB file instead of the VCD file. The syntax usage of this dumping command is exactly the same as for $dumpvars. When specified in the design: $fsdbDumpvars; $fsdbDumpvars( *); $fsdbDumpvars("l ...
个人分类: 验证杂谈|39015 次阅读|1 个评论
分享 fdsb那些事(转)
2016-6-21 22:04
在使用VCS 调用verdi dump波形时,可以在.v里面使用 $fsdbDumpfile("abc.fsdb",1000); 后面的数字1000就表示1000M,表示限定这个fsdb最大1000M就不dump了 $fsdbAutoSwitchDumpfile(200,"abc.fsdb",5);表示dump 5个最大200M的fsdb,最后得到的应该是5个 abc***.fsdb 另外的通过hierarchical存多个fsd ...
个人分类: 验证杂谈|19790 次阅读|0 个评论 热度 1
分享 常用的波形文件(转)
2016-6-21 21:55
常用的波形文件有如下三种, 1 、 trn 文件, Cadence simvision 支持,通过如下方式产生 $shm_open(“./wave”) ; // 产生你所需要 dump 波形的文件夹 $shm_probe(bench_top,”AS”); //bench_top 为举例,即你所需要 dump 的层 $shm_close; 2 、 fsdb 文件, debussy/verdi 支持,通过如下方式产生 $ ...
个人分类: 验证杂谈|1325 次阅读|0 个评论
分享 写本书
2016-6-18 22:41
有时间坐下来,静下来,写本书。把几年来的积累和经验做个总结。 完善自己,或许启示他人。
个人分类: 杂谈|629 次阅读|0 个评论
分享 项目流程-实施5
2016-6-18 22:19
实施描述: 样片测试完成;ATE向量发布;芯片的datasheet发布;结项 input: 1. 样片 2.样片测试平台 3.样片测试方案 4.芯片datash ...
个人分类: 验证杂谈|532 次阅读|0 个评论
分享 项目流程-实施4
2016-6-18 22:12
实施描述:后端完成所有流程(tapout);FPGA原型测试完成;系统级验证完成;后端验证完成; input: 1.系统验证平台 2.FPGA原型验证平台 3.subchip逻辑网表 ...
个人分类: 验证杂谈|513 次阅读|0 个评论
分享 代码中 TODO FIXME XXX 注释的特殊含义(转)
2016-6-14 21:57
TODO: + 说明 : 如果代码中有该标识,说明 在标识处有功能代码待编写 ,待实现的功能在说明中会简略说明。 FIXME: + 说明 : 如果代码中有该标识,说明 标 识处代码需要修正,甚至代码是错误的,不能工作,需要修复 ,如何修正会在说明中简略说明。 XXX: + 说明 : 如果代码中有该标识,说明 标 识 ...
个人分类: 杂谈|511 次阅读|0 个评论
分享 back-slash
2016-6-14 21:45
In Verilog, the ‘define macro text can include a backslash ( \ ) at the end of a line to show continuation on the next line. ========================================== A string literal shall be contained in a single line unless the new line is immediately prece ...
个人分类: 验证杂谈|517 次阅读|0 个评论
分享 项目流程-实施3
2016-6-12 23:14
实施描述:subchip逻辑网表交付后端;FPGA完成关键数据路径的通流;全片系统验证通包; input: 1. 模块RTL代码 2.芯片subchip划分方案 3.FPGA 可综合RTL   ...
个人分类: 验证杂谈|540 次阅读|0 个评论
  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 8

    获赞
  • 34

    评论
  • 访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 18:46 , Processed in 0.016150 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部