在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 FPGA之FIFO产品的讨论帖【汇总贴】
chop147 2022-3-26 09:04
【问题 1 】 FIFO中的空信号有延迟怎么办? 答: 1.写数据之后,过一段时间empty信号才变低,这个延时是FIFO的特性,是固有的; 2.其次,这个空指示信号的延时不会对设计有影响:空信号一般用于读侧,有数据就读,没数据就不读,是不关心延时的。 3.FIFO里空信号和满信号都是绝对是准 ...
个人分类: FPGA学习汇总贴|343 次阅读|0 个评论
分享 在线调试工具(SIGNALTAP chipscope vivado)问题(学习总结)
chop147 2022-3-26 08:53
大家 学习 在线调试工具(SIGNALTAP chipscope vivado)都会遇到各种问题, 明德扬整理了的同学们提出的问题,本帖将对 在线调试工具 问题进行一个汇总,大家可以从这里找到您想要学习或疑惑的问题,然后进行学习。为方便您随时找到答案,敬请您收藏本网址: http://www.mdy-edu.com/wentijieda/20210409/1217.html ...
个人分类: FPGA学习汇总贴|545 次阅读|0 个评论
分享 明德扬各案例常见问题汇总(持续更新)
chop147 2022-3-26 08:46
明德扬整理了的同学们在学习中提出的问题,本帖将所有问题进行一个汇总,大家可以从这里找到要学习或疑惑的问题,然后进入对应的汇总贴进行学习。本文只是针对明德扬案例作出的一个小汇总。为方便随时找到答案,敬请收藏本网址 .; mdy-edu.com/wentijieda/ 20 , 如果同学们的问题 ...
个人分类: FPGA学习汇总贴|405 次阅读|0 个评论
分享 明德扬综合项目实践课——千兆网项目专题课问题汇总
chop147 2022-3-25 08:20
学习 千兆网项目专题课 能够掌握 ARP协议、MAC协议、IP协议、UDP协议的含义以及代码实现;多路数据的调度;MACip核的生成、结构与功能说明;ARP、MAC、IP、UDP协议报文的校验方法;项目模块的划分技巧以及项目的调试定位问题的方法。 ...
个人分类: FPGA学习汇总贴|375 次阅读|0 个评论
分享 明德扬综合项目实践课——边缘检测工程专题课问题汇总
chop147 2022-3-23 08:33
《边缘检测工程》是图像处理必修课程,从课程中学习 FPGA模块划分,实现了图像的实时采集、边缘检测算法、存储控制以及与串口等能,涉及到了比较全面的知识与算法。 以下是同学们平时学习中常遇到的问题汇总, 如果同学们的问题我们帖子里面没有的请第一时间联系我 , 我们对新问题进行补充! 更多问题 ...
个人分类: FPGA学习汇总贴|342 次阅读|0 个评论
分享 明德杨SDRAM和DDR专题课问题汇总
chop147 2022-3-23 08:28
SDRAM 接口设计、数据手册阅读以及实操设计、基于 XILINX K7 系列的生成 DDR3 IP 核使用、上板验证、时钟约束和上板调试 : SDRAM和DDR . 以下是同学们平时学习中常遇到的问题汇总, 如果同学们的问题我们帖子里面没有的请第一时间联系我 , 我们对新问题进行 ...
个人分类: FPGA学习汇总贴|443 次阅读|0 个评论 热度 1
分享 明德杨JESD204B专题课产品交流【汇总贴】
chop147 2022-3-23 08:21
JESD204B课程主要内容是项目功能与架构、上位机软件、JESD204B概述、协议讲解,上板实践工程、教学视频,以及整体架构与代码解释JESD204BFPGA进阶课-JESD204B接口(军用雷达) http://www.mdy-edu.com/chanpinzhongxin/peixunkecheng/2021/0426/1362.html , 以下是同学们学习中遇到的问题解 ...
个人分类: FPGA学习汇总贴|606 次阅读|0 个评论
分享 明德扬GVIM问题答疑
chop147 2022-3-23 08:12
GVIM 是类似于记事本的代码编辑工具,但相比于记事本其输入效率更高,可以更好的提升工作效率。 学习 高效编辑器 GVIM , 以下是学习当中常遇到的问题汇总, 如果同学们的问题我们帖子里面没有的请第一时间联系我 , 我们对新问题进行补充! 【问题 1】我 ...
个人分类: FPGA学习汇总贴|309 次阅读|0 个评论
分享 明德扬测试文件答疑汇总
chop147 2022-3-23 08:06
相信很多小伙伴都有过产品测试的经历,在测试环节之后,就是要编写合理的测试文档。那么 在写的过程中会遇到各种问题, 通常情况下,测试报告上会包含测试进度,测试环境,测试情况大致描述、作为测试者对于当前版本的看法(是否可以上线),测试内容(测试场景) 。 下面是问题 ...
个人分类: FPGA学习汇总贴|248 次阅读|0 个评论
分享 明德扬Verilog语法初学者关心的问题汇总贴
chop147 2022-2-24 16:32
VerilogHDL是一种硬件描述语言(HDL:Hardware Description Language),是芯片及FPGA设计的基本编程语言,与C语言的风格类似,容易被电路设计人员接受使用。但与C语言又有诸多差别,如何简单、快速掌握Verilog基本语法,使用Verilog编程语言开展芯片、FPGA设计工作,是每一个初学者关心的问题! &nb ...
个人分类: FPGA学习汇总贴|510 次阅读|0 个评论
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 14:49 , Processed in 0.021815 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部