【问题11.16】为什么v5版本是6.4Glane速率,而v7就是3.2Glane速率了,都是10~40M的正弦波啊?
答:LANE的速率,可以大于等于“需要的速率”,只要能保证传输即可。
【问题11.17】专题课实现的最高采样率是多少?
答:专题课里有多个工程案例,实现的最高采样率是1Gbps。理论上,AD9144是可以实现2.8G的,但课程没有提供。
【问题11.18】JESD204B的licensing在哪里获取?
选择:Evaluate ip选项,按提示操作即可。临时licensing,获取后,可以不联网,然后正常生成bit文件。
正式的licensing,需要购买,如果需要请向官方购买,MDY不提供正式licensing。至于临时和正式的区分,暂时未知,目前来说不影响学习用途。
【问题11.19】用户用破解的Vivado能不能使用 JESD204B的Ip?
答:可以使用。但注意,JESD204B的IP是临时licensing,具体请看问题11.19。
【问题11.20】案例中的AXI时钟必须是100M吗?
答:不一定,满足范围即可。在设置IP核时,有提示范围的。
【问题11.21】有没有k7芯片许可证或者下载地址?在官网没找到
这个license是跟机器绑定,需要客户自行到官网申请,MDY提供不了文件。
【问题11.22】204B的每个时钟发送的4个采样点,是输出波形里紧挨着的4个点吗?还有9144输出波形周期是如何控制的?怎样算发送完了一个完整波形的数据?
答:这个可以看txdata的视频讲解。
【问题11.23】204B的教程目前只有发送的,没有做接收的吗?
答:我们课程是只有发送的,没有接收的,不过接收方向的可以参考。
【问题11.24】使用204B的IP,为什么需要用到204B_PHY,是为了链接网络口吗,那如果不连接网络口,是否就不需要使用204B_PHY这个IP了,只用204b的IP一个就够了?
答:PHY只是接口传输作用,如果没有接口的话,那自然可以不用。目前没看到有这种使用场景。
【问题11.25】关于时钟计算,那个R是如何得到的?
答:R值只要是整数都是可以的。所以这个时钟也可以等于Multiframe时钟,也是可以的。不用设置寄存器。
【问题11.26】请问一下jesd课程的参考工程中:v7与与其他版本的不同是没有拆除9144子板的cpu。
请问这里的拆除具体指的是什么?难道v3v4v5不能直接把9144fmc插到k7上就能用?要另外做什么硬件准备吗?
答:按照V7去做硬件即可。前面拆除是因为我们做项目时,就拿到一个拆除的硬件。
【问题11.27】204b,通过lane传输的时候,fpga不用单独给DAC提供时钟,而是通过CDR从lane数据线中恢复出时钟,这样理解对吗?那还有output delay吗?
答:是可以这样理解,没有output delay的。
【问题11.28】项目里的SPI时序没有详细讲解,看不懂。
答:本课程定位为非基础课程,SPI时序属于基础设计。如果想了解SPI时序理论,可以百度相关内容,资料很丰富的。
【问题11.29】老师,204b的input delay是SYSREF吗?这个是怎么处理的。
答:本项目不需要时序约束,您描述的问题点也不清晰。
【问题11.30】204b是不是不能通过示波器抓取,那有什么方式知道lane的速率是2.5G?
答:配台高级示波器,或者使用IBRT测试,具体的方法请百度。
温馨提示:明德扬除了培训学习还有元器件一站式配单业务,人工服务的模式采购,采购客服人员联系方式:明德扬元器件一站式配单服务咨询:易老师13112063618(微信同号)
明德扬科技教育