在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 电路中的电感
研究生笑笑 2024-10-29 09:44
https://zhuanlan.zhihu.com/p/584716624 变压器的工作原理就是通电导线周围存在磁场(发现者:奥地利;磁场方向:右手螺旋定则),放在变化磁场周围的导体内会产生感应电动势 E =n*ΔΦ/Δt (法拉第电磁感应定律:磁通量的变化引起感应电动势;电动势的方向:楞次定律,也称左手定则)。当然,高中物理的切割磁感线 ...
个人分类: 基础知识|178 次阅读|0 个评论 热度 1
分享 Decap和IR drop
研究生笑笑 2024-8-19 11:31
https://teamvlsi.com/2020/08/decap-cell-in-physica https://teamvlsi.com/2020/07/ir-analysis-in-asic-d 上面链接一个讲decap,一个讲IR drop。 Decap可以解决IR drop的问题,主要是在逻辑门大量翻转的时候,会存在大的到地短路电流,会造成电源电压的power drop或者地的ground bounce, 也就是动态IR d ...
个人分类: 基础知识|484 次阅读|0 个评论
分享 模拟射频仿真的界限
研究生笑笑 2024-8-16 10:08
模拟工作在低频下,KHZ,MHz级别,射频工作在高频下,GHz级别。 主要原理是在高频下,电磁波的波长变短,和电路的尺寸可比拟。比如1KHz,波长是3万米,而100G,波长是3mm,集成电路版图的尺寸也在mm级别。如果要想没有影响,电路尺寸至少需要低于十分之一,也就是0.3mm,300 um,可能一根线就有这么长。 SP仿真是 ...
个人分类: 基础知识|371 次阅读|0 个评论
分享 交叉耦合振荡器的起振条件
研究生笑笑 2024-6-4 17:47
不过无论从反馈 还是负阻 的理论,gmRp1保证振荡都是可以推出来的,Rp是一个LC的电阻。 注意Rp是并联电阻,如果是串联的,需要(1+Qs^2)Rs转换一下。并联电阻,负阻的绝对值是越小越好。
个人分类: 基础知识|451 次阅读|0 个评论
分享 模拟射频电路设计学习使用书本
研究生笑笑 2024-6-4 10:49
模拟电路设计: 1. 毫无疑问,以拉扎维的《模拟CMOS集成电路设计》为主,目前买了第二版,准备刷一下课后习题。 中文版可以。拉扎维为这本书出过系列视频,非常的好用,B站有机翻版。 重点 其他为辅: 2.Sansen的《模拟集成电路设计精粹》第18章,失真讲的比较好。 中文版可以。 3.Gray的《模拟集 ...
个人分类: 基础知识|742 次阅读|0 个评论 热度 13
分享 Current-Starved VCO是什么
研究生笑笑 2024-4-11 17:04
链接如下: https://www.youtube.com/watch?v=4yC7b6otcJ4 , 大致介绍了一下Current-starved VCO。 电流匮乏型(或饥饿型)振荡器是:反相器环振+电流镜,其频率调节和反相器环振相比,还可以通过电流镜的VinVCO来调节,或者电流镜中的电流ID。 至于这个VCO的原理和优缺点,目前使用不到,所以并不深入掌握。 ...
个人分类: 基础知识|646 次阅读|0 个评论
分享 ppm单位
研究生笑笑 2023-10-16 11:20
parts per million, 百万分之一。可以%互化,就是%表达不了的、太小的数需要用ppm这个单位。 比如20ppm=20/1 000 000=0.000 0 2=0.002%。 物理意义解释是:一个月有2.6 百万秒,如果使用一个20ppm误差的钟表,一个月就会差52秒,接近一分钟了。 更详细的解释在:https://electronics.stackexchange.com/question ...
个人分类: 基础知识|669 次阅读|0 个评论
分享 stack结构和cascode结构的区别
研究生笑笑 2023-6-13 09:41
stack结构相比cascode结构,主要是共源共栅管的栅极接了一个到地电容,这个电容的作用各文献也都分析过了,稍微总结一下就是: 做级间共轭匹配。使底下管子的功率可以最大化传到上面管子,然后输出。 和Cgs做电压分配,保证在输入功率增大的情况下,共源共栅管不会进入截止区,影响线性度。 如果小伙伴有补充 ...
个人分类: 基础知识|1116 次阅读|2 个评论 热度 3
分享 SOI 工艺和Bulk-Si 工艺
研究生笑笑 2023-6-12 19:25
这两种工艺,Bulk-Si工艺就是平时用的,体硅工艺,P型衬底,NMOS直接做,PMOS要先挖N阱; 要注意latch-up问题。 SOI (Silicon On Insolutor),绝缘体上硅,Si衬底上铺一层SiO2绝缘层,MOS是做在SiO2上的,PMOS也不用挖阱,也没有latch-up问题。 SOI工艺目前没有用过。 具体更多细节:请参考链接: SOI CMOS结构和 ...
个人分类: 基础知识|828 次阅读|0 个评论
分享 传输线的宽度和特征阻抗的一般关系
研究生笑笑 2023-6-5 15:34
Keypoint: 一般关系是特征阻抗随着宽度的增加而下降。 《微波工程》上面的公式是 在《射频电路设计-理论与应用》上面的公式是 d或h是衬底厚度,这个一般在100um左右,线宽基本是小于这个值的,w/h1。 对于8h/w+w/4h这个对钩函数,第一象限的顶点在sqrt(32)*h (x+a/x, sqrt(a)), wh,所以会随着w的 ...
个人分类: 基础知识|1223 次阅读|0 个评论 热度 10
12下一页
关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:05 , Processed in 0.009131 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部