EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

yuanpin318的个人空间 https://blog.eetop.cn/13812 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

Verification| UVM| Verilog| Verdi| dve| vcs| English| Script| Low Power| Misc| DC| physical design|

分享 Simulator: 2022-8-15 09:38; VCS IRUN QuestaSim 15-Aug-2022 Fast - Only for Verilog/SV : qverilog D:/Practice/sv_practice/enum.sv -l enum.log -R -do vsim.do -work work Steps: vlib work sccom # For SystemC vcom ...&nbs ...; 509 次阅读|0 个评论

分享 04 uvm_sequence: 2019-7-11 11:40; 1. Overview 用来产生激励，由sequencer发送sequence_item给driver 1.1 和uvm_sequence有关的method 1.2 uvm_sequence基本的执行流程 ...; 个人分类: UVM|1263 次阅读|0 个评论

分享 uvm_sequence_item: 2019-7-11 09:18; 1. 从uvm_object扩展而来 1.1 uvm_object的method get_name(), get_full_name(), get_type(), UVM method的定制, 允许用户重新定 ...; 个人分类: UVM|2107 次阅读|0 个评论

分享 ICC基础: 2019-7-3 00:04; 1. 基本介绍 1.1 data setup: 为design plan创建基本设计单元 a. 载入必须的综合的数据： logic library, 约束，门级网表 b. 载入必须的physical design数据: physical library, technology file, RC寄生参数模型文件 ...; 个人分类: physical design|8974 次阅读|2 个评论热度 12

分享 Formality basic: 2019-6-26 15:59; 1. 为什么要formal verification 比较两个design的function是否一致 RTL 功能正确： function verifiation: UVM testbench + simulation 工具： systemverilog, UVM, VCS, NCSim 1.1 比较对象 RT ...; 个人分类: Misc|5362 次阅读|3 个评论热度 7

分享互相排斥的时钟: 2019-6-20 18:46; 1. 定义: mutually exclusive clock CLK1和CLK2是同步的，但逻辑上互相排斥 2. fully mutually exclusive clocks 这实际上是错误的。DC只会用S和T的最大值，timing path S和T会被over-constraint 解决 ...; 1713 次阅读|0 个评论

分享异步时钟域: 2019-6-20 17:55; 1. RTL的处理 a. 快时钟域到慢时钟域: double-clocking, metastable-hard寄存器 b. 慢时钟到快时钟域：使用handshaking c. dual-port ram 2. 每个clock domain都要创建一个时钟 3. 时钟域之间的timing path要disable，以防止 3.1 ...; 个人分类: DC|2429 次阅读|0 个评论热度 5

分享 Tcl basics: 2019-6-20 17:44; 1. 注释行： # 行尾注释： ;# 多行注释： if{0} { ... ...; 个人分类: Script|669 次阅读|0 个评论

分享 handshake between 2 IP: 2019-6-20 17:18; 1. synchronous a. Master-slave VALID-READY Master发出"valid"表示数据准备好了, Slave发出READY的同时接受数据 Slave de-assert READY，Master看到READY为1后，也de-assert VALID b. Sink-Souce ...; 个人分类: Misc|886 次阅读|0 个评论

分享 Asynchronous Clock的处理: 2019-6-20 16:52; 1. RTL的处理 a. 只是单一信号 a.1 快时钟到慢时钟，需要使用double-clocking metastable-hard的寄存器 a.2 如果是慢时钟到快时钟，需要使用hand-shake protocol b. 使用dual_port ram ...; 636 次阅读|0 个评论

12 3 4 5 / 5 页下一页

yuanpin318

0
周排名
0
月排名
0
总排名
0
关注
11
粉丝
2
好友
18
获赞
7
评论
3608
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 18:44 , Processed in 0.788425 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部