设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

Verification| UVM| Verilog| Verdi| dve| vcs| English| Script| Low Power| Misc| DC| physical design|

分享 UVM History: yuanpin318 2018-8-28 23:09; 目前使用的多数是UVM-1.1, UVM-1.2 IEEE1800.2-2017正式发布 IEEE UVM; 个人分类: UVM|796 次阅读|0 个评论

分享 UVM: How to access components in “sequence”: yuanpin318 2018-8-28 22:54; Use “Query” (find()) to find the handle, then access Map the ref of handle into sequencer Use “ p_sequencer.xxx ” to access Map the virtual interface to sequencer; 个人分类: UVM|697 次阅读|0 个评论

分享 UVM: 推荐使用main_phase而不是run_phase: yuanpin318 2018-8-28 22:49; uvm1.1 后， uvm 的 run_phase 会与 12 个 task phase 并行执行， 12 个 task phase 包括 pre_reset_phase , reset_phase ,... main_phase 等等，一般的大部分人并不太用除了 main_phase 之外的别的 task phase。因此一般使用可以认为 main_phase 跟 run_phase 几乎相同的作用，但是 ...; 个人分类: UVM|5948 次阅读|0 个评论热度 1

12 / 2 页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-9 06:21 , Processed in 0.008888 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部