设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

最新发表的日志| 推荐阅读的日志 | 芯片设计 | 硬件设计 | 嵌入式 | 人工智能 | 生活杂谈 | 其他

分享深入分析时钟信号走在PCB的表层到底有什么风险？: edadoc2013 2024-2-27 15:51; 高速先生成员--黄刚首先不要质疑前辈们的话，时钟信号的确最好不要放在表层，哪怕是你认为很低频的时钟，像25MHz、100MHz、156.25MHz这些时钟。做多了高速串行信号设计的工程师们可能只会觉得高速信号不应该放在表层，原因给出得也非常合理，例如表层的阻抗加工误差会比较大，高速信号对阻抗的要求很高；又或者表 ...; 325 次阅读|0 个评论

分享 FFT-相干采样和绘制信号被采样后的频谱方法: Riching 2024-2-27 09:58; 1. 相干采样：要保证后一个输入信号周期内被采样的点和前一个周期的点有一点差别，避免只采到每个周期内一样点从而掩盖了真实性能。所以需要fs/fin = M/N为无理数，并且为了尽可能多的采到不同值， fs/fin取大些。例如fs/fin=5Ghz/570Mhz=500/57，那么每采样500个点才会开始采样有重复的点，或者说这500个点 ...; 435 次阅读|0 个评论热度 10

分享 calibre 更换版本 source流程自用: yinxunwei1 2024-2-26 13:32; 285 次阅读|0 个评论

分享 Zlibrary Ebooks: 落寞看客 2024-2-25 14:21; https://zlib-articles.se; 0 个评论

分享 (以太网) VSC8514XMK-14收发器、VSC7428XJG-02交换机、88E6190-A0-TLA2C000以太网交换 ...: mjd888 2024-2-24 16:49; 1、VSC8514XMK-14 以太网收发器 4 端口 GbE Cu PHY，带 QSGMII 特点 1.1 卓越的物理层和接口技术 • 四个集成式 10/100/1000BASE-T 以太网铜缆收发器（符合 IEEE 802.3ab），具有 VeriPHY™ 电缆诊断功能 • QSGMII SerDes MAC 接口 • 具有低 EMI 电压模式和集成线路端终端电阻器的专利线路驱动器 • 支持 HP ...; 310 次阅读|0 个评论

分享米尔全志T527的国产核心板批量上市了！配套开发板: limubai 2024-2-23 16:02; 2023年12月，米尔电子联合战略合作伙伴全志科技，率先业内发布了国产第一款T527核心板及开发板。这款高性能、高性价比、八核A55的国产核心板吸引了广大客户关注，为积极响应客户需求，米尔基于全志T527核心板现已批量上市，欢迎垂询！图：米尔国产核心板-第一款全志T527核心板全志 T 527高性能处理 ...; 379 次阅读|0 个评论

分享 FFT设置介绍: Riching 2024-2-23 10:21; 相干采样的设置方法：根据fs、采样点数N和希望观察到的fin大小来确定输入信号周期数M（满足相干采样），M也代表了输入信号在fft的第几个bin上。做FFT要注意相干采样，以及采样时间要是输入信号周期的整数M倍仿真时设置输入频率为 7/64*100MHz，而非10Mhz（这样会泄露，前一个值才是符合相干采样下的fs）。设置FF ...; 788 次阅读|2 个评论热度 20

分享 2024-02-22: spanuolis 2024-2-22 19:12; 包括三种方法通过proc文件系统获取数量。命令如下：结果如下：直接输入命令：npro 直接输入命令：lscpu; 202 次阅读|0 个评论

分享将会有无数年轻人展露头角，成为时代主角...: seawang 2024-2-22 15:20; 2024-02-22偶感： AGI是下一个比互联网更大的浪潮.... 那些在互联网时代弄潮的年轻人，今天年龄也不小了.... 但这波AGI的浪潮，可能会产生更加波澜壮阔的大潮，又会有一批新的年轻人，成为新的“厂长”、“X爸爸”、“X衣教父”.......时代造就英雄...憾自己已不算年轻了，养家糊口，没有胆量，也没有魄力全力投入 ...; 463 次阅读|1 个评论热度 1

分享综合前使用leda进行语法检查: 18222691126 2024-2-21 17:26; 需要以下三个文件： leda.tcl project_new leda_test.pro project_specify_options -format verilog -severity warning -macro GTECH -version 01 read_verilog -f rtl_list current_design digital_top elaborate checker_set_design_constraints -top digital_top run gui_start rtl_list +define+DW ...; 290 次阅读|1 个评论热度 11

1 ... 31 32 33 343536 37 38 39 ... 2193 / 2193 页下一页

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-6-24 03:15 , Processed in 0.042774 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部