日志

分享 [ZZ]MOSFET跨导gm、Vth_lin、Vth_sat/Vth_gm

wildgoat 2022-6-3 20:46

以NMOS为例，推导与跨导gm相关的公式。NMOS管作为共源极放大管且工作在饱和区，其漏端电流Id公式为 ------------------------------------------------------------公式1.1 根据跨导的定义，将公式1.1对Vgs进行求导，则有 ------------------------------------------------------------公式1.2 将公式1 ...

9717 次阅读|3 个评论 热度 24

分享 芯片功耗那些事（十四）

iqdaliu 2022-6-3 14:26

在design setup 阶段，当design 读进去之后，首先还是要看看读入这些数据的结果： 通过如下的 R esults/Log Message Viewer 看看 E rror ， 有缺的cell 没有定义； 运行了 perform pwrcalc 之后，可以查看： 1 ） P ower Density （PD) map 2 ）Instance Power （IPM） map ...

1095 次阅读|2 个评论 热度 2

分享 Understanding the RoCE network protocol

固执的寻觅 2022-6-3 09:27

https://hustcat.github.io/roce-protocol/ RoCE 是 RDMA over Converged Ethernet 的简称，基于它可以在以太网上实现 RDMA .另外一种方式是 RDMA over an InfiniBand .所以 RoCE （严格来说是 RoCEv1 ）是一个与 InfiniBand 相对应的链路层协议。 There are two RoCE versions, RoCE v1 and RoCE v2. RoCE v1 ...

1206 次阅读|0 个评论 热度 11

分享 RoCE: RDMA over Converged Ethernet for High-Efficiency Network Performance

固执的寻觅 2022-6-3 09:07

https://community.fs.com/blog/roce-rdma-over-converged-ethernet.html In the era of data, the requirements for a faster, more efficient, and scalable network has never been reduced. Since the traditional TCP/IP Ethernet connections are CPU intensitive and require extra processing and copying o ...

784 次阅读|0 个评论

分享 连线的思路

jason.aliang 2022-6-1 16:00

连线的时候要考虑有的信号线、电源线等其他线的宽度，一定要先做好cell，按照电路分层做cell即使摆放的时候不同的期间或则cell相距很远，也要根据电路把他们做进一个cell里。之后要进到CELL里进行连线，不要在最上层连，要按级分别进行LVS，这样的好处是，有时候电路不会全部版图后仿，只会把 其 ...

318 次阅读|0 个评论 热度 1

分享 芯片功耗那些事（十三）

iqdaliu 2022-6-1 14:53

对run_static.tcl 的命令行稍微解读一下，这是整体流程示意图，整体感觉一下。 ################################################# 接下来对应如下这个执行脚本 , 逐行看看。 第 2 行，所有需要的文件都定义，都包括在 GSR 文件中时，用这个命令一把读入； & ...

923 次阅读|0 个评论 热度 1

分享 供应链挑战和重新设计，预示着更多预一致性测试

ElectroRent 2022-6-1 11:07

所有企业，无论是汽车类、消费品类，还是航空航天和国防类，只要是在其产品制造中使用电子产品，都受到了全球供应链短缺以及电子元件需求激增的影响。 我们从各个渠道了解到，交货时间从几周到几个月不等。造成这种情况的原因包括全球疫情影响、过度采购和劳动力短缺，导致各类产品制造、运输出现延误。 ...

313 次阅读|0 个评论

分享 使用Verilog描述硬件的基本设计单元是模块（module）

zqzd2881 2022-5-31 19:16

使用Verilog描述硬件的基本设计单元是模块（module）。构建复杂的电子电路，主要是通过模块的相互连接调用来实现的。模块被包含在关键字module、endmodule之内。实际的电路元件。Verilog中的模块类似C语言中的函数，它能够提供输入、输出端口，可以实例调用其他模块，也可以被其他模块实例调用。模块中可以包括组合逻辑部 ...

368 次阅读|0 个评论

分享 新书推荐：《氮化镓功率器件——材料、应用及可靠性》

jackzhang 2022-5-31 19:03

全球走向碳中和，能带来节能效果的第三代半导体氮化镓(GaN)和碳化硅(SiC)无疑是未来的希望。第三代半导体能源转换效率能达到95%以上，在阳光能源、数据中心、5G、汽车电子等市场的应用值得期待，引起了学术界和产业界的高度重视，我国也将第三代半导体写入了“十四五”规划当中，本书的特点是每一章都由全球不同的从事GaN ...

2696 次阅读|1 个评论 热度 12

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏