在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 <数字后端>项目管理经验教训总结
mervin_li 2022-6-19 23:05
前言 :过去的一年里,忙碌于low power design的后端实现项目,由于人力资源的有限,投入了大量的时间和精力在整个项目的迭代中。从项目schedule的规划到low power 结构的实现,从封装规格的讨论到后端IO的排布,从数据流到模块划分,从IP的电源规划到跨电源域的错误点修正,以及signoff'标准等等,每一项都是要耗费 ...
1006 次阅读|0 个评论 热度 7
分享 FPGA其他问题
chop147 2022-6-18 19:00
【问题1】如何知道ddr3里不空,可以读取了? 答:DR3和RAM一样,是一个存储器件,它的每个内部单元都存储了当前的数据状态值。 但DDR3和RAM本身,是没有“空”、“存有数据”,“数据满”等概念的。只要给地址,它就会把当前地址的数据给到总线上,而且这个地址可以读很多次。 在设计的时 ...
967 次阅读|0 个评论
分享 65W快充电源方案PN8213+PN8307低功耗
骊微芯朋代理 2022-6-18 11:45
65W PD快充方案不但可以支持手机的大功率快速充电还可以支持20V输出,可以为电脑充电,具有通用性好的优点,搭配氮化镓,体积可以做到很小,骊微电子推出65w快充方案PN8213+PN8307P+AP2080,具有小体积、大功率、高效率、超低待机功耗等特点,足以应对目前市场对65W PD快充的需求。 PN8213内置80 ...
471 次阅读|0 个评论
分享 MDY专题课产品交流(JESD204B)【汇总贴】
chop147 2022-6-17 06:39
【问题11.31】如果我这里有两个9144芯片,他们之间如何同步呢? 答:1. 时钟同步,采用同一个时钟芯片,由这个时钟芯片产生多路时钟给这些AD9144,由于时钟源是相同的,所以时钟都是一样的。这样可以保证时钟的同步。 2. 由于都是一个FPGA发数据,按照JESD204B排列数据分配给各条 ...
723 次阅读|0 个评论
分享 技术培训 | 6月29日,“Design Compiler NXT: RTL Synthesis培训”开课! ...
青岛EDA中心 2022-6-16 16:53
物理综合技术是数字电路设计工程师必须要掌握的一项技能,是RTL到物理实现的起点,而物理综合是一个很复杂的过程,环境、工艺库设定、时序约束编写、综合时序问题分析等等均需要综合时具有专门的知识和技能,一个好的综合网表同时也可以提高后端物理实现的质量和效率。 6月29日~7月1日 ,中科芯云微电子科技有限公司( ...
818 次阅读|0 个评论
分享 FPGA取代CPU、GPU成为机器人新宠
chop147 2022-6-16 14:44
十年前,微软创始人比尔·盖茨在其文章《A Robot in Every Home》里提出他对未来的憧憬:机器人将会像个人电脑一样进入每个家庭,为人类服务。随着人工智能以及智能硬件在过去几年的飞速发展,到了2016年的今天,笔者坚信各项技术已臻成熟,智能机器人很快进入商业化时代,盖茨的愿景也极有可能在5到10年内实现。 要想机 ...
465 次阅读|0 个评论
分享 VHDL调用verilog模块,接口类型不一致报错,如何解决?
karyen 2022-6-16 11:05
VHDL文件A,调用Verilog文件B A文件中: b:in integer range 0 to 11; signal l : integerrange 0 to 11; signal m : integerrange 0 to 11; u_B: B port_map( ...
766 次阅读|0 个评论 热度 1

本页有 3 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-8 18:53 , Processed in 0.074015 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部