asic_wang的个人空间 https://blog.eetop.cn/828160 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

SystemC的SCV库

已有 1949 次阅读| 2015-1-12 21:50 |个人分类:Design Verification

相比较systemverilog,SystemC的core language缺少验证所需的一个关键部分,constraint randomization,其实这个东西在scv库里。
scv库中如下几个部分:
1、data的introspection,个人觉得这个部分所实现的功能类似于uvm中的
      `uvm_field_xxx;当然introspection还有其它功能是uvm automatic field
      所不具备的,主要是针对randomize和callback
2、constrained randomize。但是没有sv中对应的covergroup、bin等类库,不过
      这个用C++实现起来不是什么难事。
3、transaction的recording。这个功能在uvm中是有的,当然需要对应的工具如VCS的
      一些支持。

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 11

    粉丝
  • 7

    好友
  • 2

    获赞
  • 0

    评论
  • 911

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:33 , Processed in 0.014598 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部