EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

asic_wang的个人空间 https://blog.eetop.cn/828160 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

SystemC的一些注意点

已有 1892 次阅读| 2015-1-10 21:10 |个人分类:Design Verification

1、注意和verilog/SV的一个很大的不同的语法就是case语句，记得在需要的时候加上
      break。
2、SystemC中对signal的write函数相当于verilog中的非阻塞赋值，在使用的时候需要
      注意。
3、当一个变量只在其中一个process中使用时，声明成一个普通的变量即可；当一个变
      量在两个或者多个process中共享的时候，记得使用request-update机制的
      channel。

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

asic_wang

0
周排名
0
月排名
0
总排名
0
关注
11
粉丝
7
好友
2
获赞
0
评论
918
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-22 14:47 , Processed in 0.021781 second(s), 14 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部