vdssat与vgs-vth有何关系？

我常用Vod（vgs-vth）来表示过驱动电压，那么vdssat和vod在bsim3、bsim4、bsim6里面是怎么定义的呢？

bsim里统一这样定义：（vdssat=vdsat-vs，vs一般是0），一般Abulk≈1，那么Vdssat是Esat*Leff和Vod的“并联”。

我仿真了一张Vdsat和vod的图

可以看出两者在150mv处交汇，之前和之后差异都比较大，高阶模型和二阶模型偏差正常。值得注意的是，当vgs≤vth时 vdssat基本恒定，这个值与L有关。我认为这样合理，因为vdssat是表示饱和区边界的，如果进入了亚阈值区，那就按照饱和区的最低值来？

    我猜测加入速度饱和（Esat*Leff）和亚阈值区，vdssat就变成这个样子了（分成了三段，跟sansen书里说的一样）。

我的困惑来了，在设计cascode opamp时，为了实现更大的dc gain，我希望cascode贡献更多的增益，然而当我把cascode管channel width调到很大时，我发现vdssat还有90mV，这与二级模型有冲突，（我主观的认为vdssat应该继续下降，甚至到0）上面也提到了。 那么如何设计一个最佳的cascode 管尺寸呢？

一般id不变，我调整W，只关注gm*rout,我在不同电流镜（电流镜的vod在变化，id也在变）下，发现最优的cascode管对应同一个vdssat（大概在107mV），所以不能进亚阈值区，虽然gm大了，但是rout降更多。

vdssat分三段：亚阈值区，中间电流区，速度饱和区

cascode管在亚阈值区和中间电流区交汇处，gain最大。（这个与差分对的设计有点类似，差分对是要求gm最大，但其实对rout也有要求，只是不如cascode设计时那么直接）

我在想对于不同的length，我是否有必要提前扫描处最佳的vdssat？ 否则设计起来不太方便。

另外gm-id方法我也小研究了一下，2*id/gm与vdssat在线性区偏差较大，饱和区偏5%以内（12nm），我先不考虑gm-id这种更准确的方法，毕竟更复杂。

问个问题，在vdd小于1V的设计中，你希望你的差分对和cascode管工作在亚阈值区吗？如果不能避免进入亚阈值区，怎样做到最优？