注册登录

EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

testset的个人空间 https://blog.eetop.cn/?37174 [收藏] [复制] [分享] [RSS]

日志

the digital logic design

已有 612 次阅读| 2010-12-6 09:22 |个人分类:fpga

counter to generate desired waveform

pulse generation : the only conditions and else reset NOTE: else reset the only conditions not true again.

shifter register

ram r/w

fsm

these style. should be familiar

收藏分享邀请举报

全部作者的其他最新日志

• tcl
• modelsim and debussy(verdi) run together
• the jitter lecture from pericomm
• output the file using tcl
• tcl one point

评论 (0 个评论)

testset

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
1
评论
253
访问数

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-19 05:47 , Processed in 0.122425 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部