usb_geek的个人空间 https://blog.eetop.cn/4ic [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

90nm流程必须要做的事情

已有 1856 次阅读| 2009-10-1 20:39

90nm之前,SOC整合的流程比较成熟,Synthesis, scan insersion, APR, STA, IR-Drop, Crosstalk, Postsim.

整套完成后,基本上芯片出去就没有问题。功能在预料之中。

90nm之后,设计流程复杂很多,为什么,因为power concern. 在low power越来越重要的今天,或许90nm之前的流程都要进行update, 加入low power部分。

90nm以前,一般只用了clock gating的low power设计降低动态功耗。 90nm之后,leakage变得很严重,导致需要做一些特殊出来来降低leakage.

一般来说, multi-vth的standard-cell必须加入,power gating需要规划。这就增加了很多复杂度,目前还很难找到比较完整的流程帮助来让我们很方便完整这一套流程。各种工具都还有各自的缺点。需要设计人员,整合人员,backend人员都需要有强的学习能力和应变能力,对付各种无法预料的处理状况。

挑战!就在low power design.


点赞

发表评论 评论 (2 个评论)

回复 yangqingqing 2009-10-7 16:54
晕,multi-vth只是在课堂上听说过,有相关的教程吗?
回复 chibijia 2009-10-31 20:07
multi-voltage是一个需要考虑的问题,应该不只有multi-vth吧,multi-vdd也应该考虑怎么布局吧!

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 1

    好友
  • 1

    获赞
  • 14

    评论
  • 747

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-4 07:48 , Processed in 0.078610 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部