|
90nm之前,SOC整合的流程比较成熟,Synthesis, scan insersion, APR, STA, IR-Drop, Crosstalk, Postsim.
整套完成后,基本上芯片出去就没有问题。功能在预料之中。
90nm之后,设计流程复杂很多,为什么,因为power concern. 在low power越来越重要的今天,或许90nm之前的流程都要进行update, 加入low power部分。
90nm以前,一般只用了clock gating的low power设计降低动态功耗。 90nm之后,leakage变得很严重,导致需要做一些特殊出来来降低leakage.
一般来说, multi-vth的standard-cell必须加入,power gating需要规划。这就增加了很多复杂度,目前还很难找到比较完整的流程帮助来让我们很方便完整这一套流程。各种工具都还有各自的缺点。需要设计人员,整合人员,backend人员都需要有强的学习能力和应变能力,对付各种无法预料的处理状况。
挑战!就在low power design.