芯片速率（即工作频率）提升的同时，供电电压却逐渐降低，这是芯片设计中为平衡性能、功耗和可靠性而采取的关键策略，背后涉及多个核心原理：
芯片的功耗（尤其是动态功耗，即开关状态切换时的功耗）与电压的平方成正比，公式为：
动态功耗 ∝ 频率 × 电压 ² × 电容
芯片制程升级（如从 14nm 到 7nm 再到 3nm）使晶体管尺寸缩小，带来两个关键变化：
栅极氧化层变薄：晶体管的导通电压降低，无需高电压即可实现开关状态切换；
寄生电容减小：导线和晶体管间的寄生电容降低，在低电压下也能快速充放电，保证高频运行时的信号完整性。
因此，先进工艺允许芯片在更低电压下维持甚至提升速率。
虽然低电压可能降低噪声容限（抗干扰能力），但通过以下设计优化可弥补：
芯片速率提升伴随电压降低，本质是工艺进步（支持低电压运行）与功耗控制需求（抑制发热）共同作用的结果，同时通过电路设计优化平衡了可靠性。这一趋势是半导体行业实现 “更高性能、更低功耗” 目标的核心路径。
/1 
eetop公众号
创芯大讲堂
创芯人才网