公司情况:18年底创立，现处于快速成长期
产品情况:应用于边到云的人工智能产品
团队情况:①创始团队来自国际知名半导体公司，曾经带领团队研发设计量产几十款芯片，在人工智能，SOC 芯片设计，系统集成，低功耗设计具备丰富的经验
              ②研发团队包括有国内外世界级别的人工智能及芯片设计专家，过往研发人工智能和 GPU 大型芯片，累计出货量超一亿片芯片
上班地址:上海-浦东张江高科技园；
亮     点：福利待遇从优，资深者享期权配额，快速成长期晋升空间广阔，可享企业课程培训及培养

SOC设计工程（flow/low power/sta/IP）

【方向一】Flow

工作职责：

1. 开发及维护SOC前端设计流程比如综合, 时序分析, 形式验证, lint, CDC等

2. 协助项目执行解决flow以及EDA工具问题

3. 测试及集成新的前端EDA工具

4. 参与并负责模块及SOC级的综合，时序分析，形式验证等工作

任职要求：

1. 微电子及电子相关专业本科以上学历，x年以上相关工作经验

2. 熟悉SoC芯片流程设计

3. 精通flow开发及脚本语言，比如TCL/Perl/Shell/Python/Makefile等

4. 熟练使用前端相关EDA工具（Lint, CDC, Synthesis, formal, STA, Power analysis等）

5. 熟悉DFT设计以及EDA工具使用者优先

6. 具有大规模SOC前端流程使用及开发经验者优先

【方向二】Low Power

工作职责：

1. 协同软件和硬件不用一起制定SOC低功耗架构

2. 开发及维护SOC功耗分析及优化方法和流程

3. 负责模块及SOC级功耗分析以及基于分析结果给出功耗优化的建议及方案

4. 低功耗功能的开发及验证

任职要求：

1. 微电子及电子相关专业本科以上学历，x年以上相关工作经验

2. 熟悉SOC芯片设计流程

3. 熟悉 Tcl或者 Perl 等脚本语言，熟悉 verilog

4. 熟悉低功耗设计, UPF实现流程, 和功耗分析

5. 熟练使用前端相关EDA DC/PTPX/PowerPro等

6. 具有12nm及以下SOC功耗分析经验者优先

【方向三】STA

工作职责：

1. 负责STA环境搭建，与架构及后端团队共同协同制定Timing Signoff标准及流程

2. 编写模块及SOC级时序约束，进行多层次时序约束划分和交付

3. 负责每个项目节点的时序约束质量检查

4. 协助后端P&R同事解决复杂的时序收敛问题

任职要求：

1. 微电子及电子相关专业本科以上学历，x年以上相关工作经验

2. 精通SDC时序约束，熟悉STA分析方法及流程

3. 熟悉STA EDA 工具，比如PrimeTime/Tempus

4. 熟练掌握Shell/TCL/Perl/Python至少一种脚本语言

5. 熟悉DFT设计以及各种测试模式时序约束及收敛者优先

6. 具有大规模SOC Hierarchy STA经验者优先

7. 具有12nm及以下先进工艺成功流片经验者优先

【方向四】IP

Job description: 

1. IP level design spec and RTL coding. 

2. Co-work with other designers to develop assertions for IP and SOC. 

3. Formal property verification for IP and SOC. 

4. Co-work with synthesis and physical design team on the asic implementation plan. 

5. Co-work with Power architect to do IP power optimization. 

6. Co-work with verification team on the function/performance test plan.

Minimum Requirements: 

1.The direction of the company you are interested in and recognizes the company's values.

2. Strong hands-on Verilog/System-verilog development experience. 

3. Strong hands-on System verilog assertion development experience. 

4. Familiar with scripting languages like Perl, Makefile, etc. 

5. Familiar with dsp, arm, AXI is a plus. 

6. Familiar with formal property verification flow is a big plus. 

7. Knowledge on power optimization flow (Power Artist, PtPx) is a big plus. 

8. Knowledge on memory controller, PCIE is a big plus. 

9. Strong problem solving, teamwork and communication skills.

SOC设计工程师，细分为以上四个方向，且加入公司后可在这四个方向深入学习纵向发展,欢迎对应方向3年以上相关工作经验工程师即可。