日志

学习SerDes记录

热度 49已有 6047 次阅读| 2022-4-10 09:51 |个人分类:SerDes|系统分类:芯片设计| 学习记录

PRBS(Preudo-Random Binary Sequence)-伪随机码（伪随机二进制序列），常用于高速串行通道的测试。对于信道来说，码型看上去像是随机的，没有规律出现，实际上码型是由生成多项式实现的，并且有重复周期。
串行总线的物理层测试通常分为发射机测试和接收机测试，又称为TX测试和RX测试。
发射机测试-眼图、抖动、信号波形、幅度、上升下降时间等测试项目
接收机测试-误码率、抖动容限、接收机灵敏度等测试项目
对于眼图测试、误码率和抖动容限测试，最常用的测试码是PRBS
奈奎斯特采样定律：当采样频率fs大于信号中最高频率的2倍时(fs>2fmax)，采样之后的数字信号完整地保留了原始信号中信息
CML-全差分、低摆幅、低噪声、适用于高速场合，如PLL的分频器。可以理解为用电流来控制电路的性能，相对应的就是电压模式逻辑。
TPSC-动态、低功耗、单端、适用于中高速
ILFD-工作频率高、带宽窄、有锁定范围的问题，相位噪声性能较好（振荡中心处），功耗小，主要是基于振荡器设计。
ppm-相对变化量，1ppm指百万分之一，也就是相对标称频率的变化量。时钟源有两个重要指标，一个是稳定度，一个是准确度。准确度是指与标称值的偏差，稳定度是指随外部因素变化而产生的变化量，ppm越小越好。
源极退化-和电阻并联形成一个零点，在高频时有个增益。
趋肤效应-当导体中有交流电或者交变电磁场时，导体内部的电流分布不均匀，集中在导体“皮肤”部分，也就是说电流集中在导体外表的薄层，越靠近导体表面，电流密度越大，导体内部实际上电流较小，导致导体电阻增加，同时损耗功率也增加。
阅读-ADV第十五讲课程纪要|串行接口（SerDes）技术简介

VCO有Ring VCO和LC VCO
Data上面的jitter不太重要，只要保证Setup time和Hold time；但是clock上的jitter至关重要。
CDR的主要目的就是找到一个最好的simple点，可能是眼的正中间，也可能是它最优的一个Setup time/Hold time，来恢复一个最好的Timing
CDR的主要性能就是Jitter Tolerance（Jtol)，可以跟踪track PLL的一部分Jitter。CDR的Bandwidth VS Power，带宽越高功耗就更高
CDR主要有两种，一种是VCO Based CDR(功耗大)，一种是PI Based CDR（功耗小）

VCO Based CDR，可以用线性PD或BBPD。线性PD好处在于它的带宽可以做得很高，不会有很大的非线性引起的噪声，可以用模拟或数字滤波器。而BBPD基本上都是数字滤波器。
PI Based CDR，PI通过内插得到新的相位时钟。PI本身不产生clock，需要Reference clock。只作为Phase的调制。

TX端-FFE 和 Impedance。Impedance主流有两种，电压模式驱动（输出信号幅度大一点，功耗低点，50Ω阻抗不是太好）；电流模式驱动（对输出阻抗没什么影响）
RX端

CTLE-CML基本上是一个放大器，有RC的源极退化，也就是说在低频时的增益会被减弱，而在高电平时会有增益，这样来产生一个补偿channel的效果。
DFE-Desion、Feedback、非线性。第一个Tap的Timing必须满足Feedback到来的时候，Clock上升沿还没有到，Clock到的时候Feedback已经准备好了，所以Timing要求Delay和Setup Time小于一个单位时间，保证Feedback对下一个信号是有效的。要减小这种限制，可以采用Unrolled DFE结构。

眼图预加重-Post-cursor 指数据“0”->"1"或者"1"->"0”跳变之后的预加重；Pre-cursor 指数据“0”->"1"或者"1"->"0”跳变之前的预加重
拉普拉斯变换-简单来说将有参数实数的函数转换为一个参数为复数s的函数。s代表微分电路。1/s代表积分电路。
零极点-加一个极点，可以理解为将主极点往外拉，相位裕度降低，变得更不稳定了；零点则相反的。
锁相环-本质上是一个具有高精度反馈和高增益前馈的负反馈系统

环路滤波器的特性往往决定整个环路的传输特性
相位是频率的积分，也就是说频率到相位是积分的关系，锁相环的反馈处理的是相位信号，而VCO输出角频率变化，因而振荡器在锁相环中的本质作用是一个积分器。
一类锁相环-最简单的环路滤波器是一阶低通滤波器，两个极点，一个在直流，由振荡器积分造成，另一个咋-1/RC，由电容电阻环路滤波器。缺点：直流前向环路增益是有限的，这导致在锁相环输入端存在非零的输入相位差值。
二类锁相环-有无穷大的直流前向环路增益，从而理论上可以实现零输入相位差。无穷大的直流增益可以用一个积分器实现，鉴相器一般由鉴频鉴相器和一个电荷泵组成。环路中有两个零极点，因而其总相位裕量为零，这个锁相环是不稳定的，需要给电容串联一个电阻R，引入一个零点进行相位补偿，再在电容电阻两端并联一个电容C1来滤掉高频噪声和电压波动。如下为锁相环频率特性。
谐振器是振荡器的一个重要组成部分，谐振器的性能往往从本质上决定了振荡器整体的性能，谐振器最重要的指标是其品质因数，即Q值。品质因数的基本定义是：

1UL-单位时隔（unit interval，UI）为单位，一个单位时隔为一个采样时钟周期
Slicer-采样器也叫Slicer，Slice和延迟单元合并起来可以用DFF来表示
Pulling-只出现在LC-VCO，Ring-VCO不会出现。由于电感所以会产生比VCO更低的频率，通过背板的耦合，对VCO的频率进行牵引，跟注入锁定差不多，但是他引进的是弱信号。实质上跟噪声一样是一种干扰，如果带宽更高，环路响应更快，就可以把这种干扰消掉。注入锁定的范围更宽，puling可以理解为一个失败的注入锁定。