日志

关于tsmc0.18工艺mc_lib与mismatch_lib的疑问

热度 13已有 3556 次阅读| 2021-11-10 09:48 |个人分类:ADE相关|系统分类:芯片设计| 蒙特卡洛, 仿真模型

这是TSMC18里的模型文件

在ADE XL里，添加了mc_lib，勾选all跟单独勾选process仿真时完全一样的结果。

把mc_lib更换为mismatch_lib，仿真出来结果与上一步略有不同。

回复再美也美不过想 2021-11-10 15:41: gtfei: 失配是指mismatch，也就是用mismatch_lib，以上的总结是正确的。
您也认可最后一张图说的，mismatch只能搭配工艺角不能搭配mc lib一起跑吗？

回复 gtfei 2021-11-10 18:10: 再美也美不过想: 您也认可最后一张图说的，mismatch只能搭配工艺角不能搭配mc lib一起跑吗？
他这个工艺按照PDK里面doc的说法，MC是基于TT_CORNER下的高斯分布，举个例子也就是所有NMOS的VTH保持相同，但是相对于TT发生的VTH/COX等参数偏差，是不支持两个相邻器件之间的失配的，也就是两个相邻器件不会发生失配，只是VTH/COX等参数发生同样的高斯变化。所以你用XL跑MC CORNER就算勾选了mismatch这个选项，结果没有变化。
而MISMATCH的corner是基于同一个CORNER下，相邻器件之间的失配，可以搭配不同的CORNER来使用。MC和MIS是分开的。
我这边常用的情况是，MC里面支持MIS，也就是说我所有的device先发生高斯分布，得到相同的VTH/COX等参数的移位，再这个基础上，相邻的器件再发生失配。这样仿真下来的偏差太大了，不利于分析，你想要研究失配哪里差，就固定CORNER+MIS就行了。

回复再美也美不过想 2021-11-10 18:42: gtfei: 他这个工艺按照PDK里面doc的说法，MC是基于TT_CORNER下的高斯分布，举个例子也就是所有NMOS的VTH保持相同，但是相对于TT发生的VTH/COX等参数偏差，是不支持两个 ...
您说的很清晰，非常感谢。
那对于一个运放的失调，是tt+mismatch来跑结果为准吗。还是说各个corner都加一遍mismatch，取最坏的结果为准？

回复 gtfei 2021-11-10 19:32: 再美也美不过想: 您说的很清晰，非常感谢。
那对于一个运放的失调，是tt+mismatch来跑结果为准吗。还是说各个corner都加一遍mismatch，取最坏的结果为准？ ...
TT+MISMATCH CORNER你可以换着跑一下，应该不会差得太多