信号完整性（Signal Intsignal Integrityegrity）指的是在周围高频电磁干扰环境中依然能否保持信号稳定的能力；串扰（crosstalk）指的是相邻的两条或多条net之间的耦合电容带来的相互影响。随着工艺越来越先进，布线密度越来越高，串扰带来的影响越来越重要。

原文出自https://blog.csdn.net/weixin_50437242/article/details/132526570

一、一般把crosstalk分为两类：delay和static noise

delay：通过改变信号的transition来影响信号延迟，如下图，A和C对B的干扰（slowdown & speedup）。

static noise：通过改变steady-state nets（稳态0/1的net）的逻辑跳变来影响功能，如下图

二、aggressor and victim nets

两者是相对的概念，一条net由于受到它周围net的作用，产生了不好的影响，那就把这条net称为Victim Net，影响它的nets称为Aggressor Net。实际上一条net是aggressor net的同时也是victim net，我们只考虑两者之间的相互关系。Victim也可以分为两种，一种是switching victim和static victim，分别对应delay和static noise，如下图。

可以使用命令：report_delay_calculation -crosstalk可以报告victim net上受到哪些aggressor的影响，当aggressor net和victim net timing window交叠时才会分析crosstalk；

三、timing window

timing window‌是指信号在传输过程中，从最早跳变时间到最晚跳变时间的时间范围。具体来说，timing window定义为输出pin的最小到最大上升时间或最小到最大下降时间‌1。在电子设计中，timing window通常用于描述信号在传输过程中的时间窗口，特别是在没有VCD仿真波形的情况下，预估信号跳变的时间范围‌。

timing window的宽度可以通过最晚信号跳变时间减去最早信号跳变时间来计算。如果多个timing window重合，意味着多个信号在同一时间进行跳变，这会导致动态压降和功耗增加，并且可能产生串扰（crosstalk）‌;

timing window可能会受到input delay和clock latency的影响，因此会经常看到block level的timing和top level timing不一致的情况，原因之一可能就在于timing window不一致而导致SI的计算上有差别；

1、假如block内部net（victim）受到port net（aggressor）的影响，其timing window与top timing window不一致，从而导致SI delay计算上有差异，因为在block level上它的timing window计算受到input delay和clock latency的影响，这都与人工设置（sdc）相关，对于block 内部net可以通过在block的port上设置set_si_delay_analysis –ignore_arrival可以覆盖最悲观的情况（infinite window）;

2、假如block端口的net时序不一致，原因之一可能是设置的input transition和top实际计算出的transition不一致，infinite不能完全cover input transition的影响；