模拟的相关性——当下的SoC世界

来源：Openfive

刊载于《IP与SoC设计》

“深亚7nm技术模拟与混合信号设计综述”

       21世纪初，半导体工业将从基于模拟的设计转向具有更高晶体管密度的数字设计。随着这种增长，人们还预测模拟将被淘汰，而数字将成为SoC的设计选择。

       目前，随着晶体管技术缩小到7nm以下，对高速接口（如112gbps或更高）更快接口的要求变得非常重要。在数字领域设计这样的高速接口是非常具有挑战性的，因为在先进的技术中，电源电压随着功率限制的加强而减小。这些因素对在SoC设计中使用纯数字设计电路（如I/O、PLL、DLL等）提出了挑战。

       新兴的应用，如人工智能（AI）、高性能计算（HPC）、高速网络等，在SoCs中增加了多种跨功能的特性。为了实现这些特性，设计人员正在利用RTL逻辑、标准单元设计、物理设计、复杂的DRC规则和双模式方法中的优化技术。但是这些优化技术在I/O设计方面遇到了困难。因此，工业界迫切需要先进的模拟/混合信号设计技术。

平衡:数字和模拟

       早期对声音、光、温度、位置、心跳等信号处理的预测仅仅是模拟驱动的，其他的则是数字的，但是在当今的场景中已经不再有效。这是因为规范中提到了严格的窄带限制，因为fop（工作频率）的顺序有所增加。因此，许多应用程序更喜欢模拟顶置设计，而不是数字顶置设计。高级接口如HBM、LPDDR、高速D2D SerDes等都采用了模拟顶层设计。因此，在根据需求和实现确定设计规范之前，模拟和数字之间必须有一个冲突。

模拟设计亚7nm技术:关键问题与解决方案

       1.低电源电压

       随着通道长度的缩短，电源电压将从3.3V降到0.7V，并有望进一步下降。这为晶体管（数字和模拟）施加了更低的过驱动问题。在模拟设计中，通过定义初始条件的预充电节点的实现克服了这一问题，使设计在低过驱动下工作。

       2.变化的跨导率

       跨导在电压范围内不是恒定的，随着通道长度的减小，偏置成为关键的解决方案。在模拟设计中，这个问题通过使用更高的通道长度和显著的VDS (~3X超速)来解决。这在数字设计中是不可能的，因为我们自动使用最小长度(自动化)。

       3.高阈值电压

       与较老的技术节点相比，阈值电压（VTH）接近电源电压的50%（较老的节点约为20%）。阈值电压w.r.t电源电压的增加在电路设计方面是非常具有挑战性的，因为可用的电压很少，所以设计预计将以非常高的速度工作。为了克服较高阈值电压的影响，基于模拟的设计使用上拉和下拉晶体管。

亚7nm技术设计的实施挑战与策略

 数字化实施挑战

       1.数字化实现基于脚本和自动化。脚本增强并不经常出现，相同的脚本使用的时间更长。脚本所有者的个性化知识在自动化流程中起着关键作用。

       2.在数字领域实现较小的偏移仍然是一个相当大的挑战，尤其是50ps的偏移是非常不可能的目标，也是4Gbps及以上高速SoC设计的常见要求目标。

       3.数字电视中的EM/IR问题是基于脚本质量的。为了改善IR-drop和/或EM问题，除了基于领域的专业知识外，还必须具备自动化专业知识。

       4.在数字技术中，APR工具的应用越来越受到重视，因为对最佳和优化的布局、布线和电源网结构的要求是非常重要的。

高级模拟实现策略

       1.预充电方法，使先进的片上架构能够使用“初始条件”来实现更高的性能。

       2.寄生匹配的定制布局有助于实现物理设计和时序闭合的易倾斜/抖动目标。

       3.精确的模拟器或系统级SI/PI签署，用于完整的2.5D SiP。

       4.实现和签核之间的精确关联，从而导致更快的设计收敛。

       5.对路径延迟、串扰和线延迟的精确预测。

模拟和混合信号-设计挑战与支持

       亚7nm技术的晶体管提高了器件的功能密度，但当涉及到设计模拟电路时，过程是复杂的。这种小型晶体管能承受最高达1V的较小电源电压。模拟电路的工作要求为+/-5 V（在较旧节点中），其比例可缩小到：（i）3.3 V（ii）1.8 V（iii）1.2 V（iv）0.75 V；预计未来，亚7nm技术技术规模将缩小，未来预测为0.5V甚至0.2V。这种电源电压的降低不仅影响模拟电路，而且还降低了数字设计的能耗。然而，模拟电路电源电压的降低增加了其对噪声/干扰的敏感性，降低了信号质量。此外，由于晶体管的较小，不匹配会导致随机偏置误差、更多的闪烁噪声（1/f）和较差的增益性。

数字和模拟信号交换-必要的

       随着asic中wires/mm的日益增加，所有现有的架构和设计技术都停止了工作，因此需要新的设计思路，如为实现更高的速度、为避免串扰而定制设计/布局对节点进行预充电等。

       先进技术的缩放技术为模拟电路的设计提供了新的途径。在纳米级工艺中，晶体管将无法处理大电压，但本质上开关速度非常快。这允许设计者在晶体管级为模拟功能引入不同的信号表示。用延时代替传统的电压或电流来表示模拟信息。这为探索新电路提供了一系列机会。

        此外，在先进的技术下，即使在处理模拟信息时，切换也会更快。事实上，模拟电路是用传统的数字块构建的，比如开关或环形振荡器。

再次采用工业模拟技术!

       模拟电子学领域正在经历一个非常激动人心的时期。电子领域的数字革命使得模拟变得更加必要。移动设备充满了模拟接口和模拟传感器，它们的数量随着每一代新产品的增加而增加。物联网(IOT)应用需要大量的传感器(模拟和数字)进行采集和处理数据，并受到功耗和成本的限制。模拟设计人员解决这种复杂的限制为通过持续革命在行业中产生影响提供了大量机会。

作者:

Santosh Narawade (main author), Jithin K (Co-author), Rahul K (Co-Author)