第10章 数模转换器与模数转换器

10.1    数模转换器简介及特性

    1）DAC的静态特性

            LSB：least significant bit（最小有效位数）、分辨率

            量化噪声：

            DR：dynamic range（动态范围）FSR与分辨率的比值，为2^N，取分贝的形式，为6.02NdB（常记为6NdB）

            SNR：signal to noise ratio（信噪比）定义为满刻度值的均方根值与量化噪声均方根值的比（翻译版本有歧义，需要结合后文的公式SNR=VOUT_rms/(FSR/2^N12^0.5进行理解）
            这里有一段关于DAC性能的描述不好理解：理想N位DAC的动态范围是6.02NdB，但考虑到量化噪声的存在，所需要的动态范围必须

增加1.76dB（个人理解，这里DR的定义和SNR的定义产生冲突，DR是以绝对物理量的方式位数进行定义，但是SNR是以信号的能量

进行定义，由此产生的变化是：SNR相比DR，分子与分母同时取了均方根值，导致实际的有效位数变小）

            ENOB：effective number of bits（有效位数）定义公式如下：ENOB=(SNR_actual-1.76)/6.02

            DAC的（静态）转换误差：INL、DNL、Gain Error、Offset Error、Monotonicity Error

            INL：integral nonlinearity（积分非线性）实际的有限精度特性和理想的有限精度特性在垂直方向上的最大差值（该值不一定出现在

满量程电压附近）INL可以细分为三类：绝对、最佳直线和端点线性

            DNL：differential nonlilnearity（微分非线性）垂直跨度上测量的相邻电平的差的度量，阶梯尺寸的度量（个人理解，理想DAC的

DNL应该为0）（个人理解，DNL大于-1LSB，DAC都是单调的；只要DNL小于或等于-1LSB，即说明存在某一个阶梯在码值增加后，输出电

压维持不变或者下降，那么该DAC肯定非单调）

            Gain Error：gain error增益误差

            Offset Error：offset error 失调误差

            Monotonicity Error：单调性误差

    2）DAC的动态特性（先忽略）

    3）DAC的测试（这一部分的内容可以直接看Data Conversion Handbook的第五章Testing Data Converters，后者也是Sigma 

delta66老师的推荐阅读内容，后面会专门单独开一个日志来总结）

            输入-输出测试

            频谱测试

----------------------------------------------------------------------------------------------------------------------------------------------

10.2    并行数模转换器

    1）电流按比例缩放DAC（先忽略）

            类似反相放大器的结构

            R-2R梯形电阻网路

            二进制权电流漏

    2）电压按比例缩放DAC（重点）

            开尔文分压器：实现N位转换，需要至少2^N段电阻串

            优势：单调（不存在011~~11切100~~00时的非单调性）

            劣势：

            开关树的设计可以采用直接编码（每一比特控制一路互斥开关，不同比特的开关串联）也可以采用独热编码（N-2^N），（开关树的设计在Franco Maloberti    的Data Converters中有详细介绍）

            推导电压按比例缩放DAC的DNL和INL：假设最坏INL出现在中点（实际从INL的数学公式分析可以确定确实在中点INL最差：中点一

以下所有电阻取最大正偏差，中点以上电阻取最大负偏差，则DAC总阻值不变，中点处获得最大INL）

            INL公式为：｛2^N-1(R+ΔR)*V_REF   /[2^N-1(R+ΔR)+2^N-1(R-ΔR)]｝-V_REF  /2=ΔR/(2R)*V_REF     

            （根据前面的描述，INL的单位是LSB，因此上式采用实际的中点电压值和理想的中点电压值作差，就最后？？？？我原来在想什么来着）

    3）电荷按比例缩放DAC（这里的DAC和）

            电容阵列：并联电容，从C、C/2、C/4一直到C/2^(N-1)，以及最后的络端电容（不同工具书的对此电容的描述应该是有差别的，但其

该电容的目的是令整个电容阵列符合2进制转换；）

            电容阵列可以简单地看成是容性衰减器（电容分压器，需要注意这里是不需要采样的，电容阵列中的电容通过不同的码值分别连接在

参考电压V_REF上）

            Vout=V_REF*[C_eq/(2C-C_eq)]，其中C_eq表示接在参考电压V_REF上的电容总容值；

----------------------------------------------------------------------------------------------------------------------------------------------

10.3    并行数模转换器的扩展

            组合不同DAC的核心需求：降低匹配精度对面积的影响（如果采用2进制形式的匹配元件，面积随位数增加指数增长）

    1）相同缩放类型DAC的组合

            第一种：MSB DAC输出和LSB DAC缩放后的输出进行求和；（跳过）

            第二种：MSB DAC输出和LSB DAC输出进行求和，LSB DAC的输入（参考电压）需要缩放；（跳过）

    2）不同缩放DAC的组合

10.4    串行数字模拟转换器
----------------------------------------------------------------------------------------------------------------------------------------------

10.5    模数转换器的简介与特性

    1）ADC简介

    2）ADC的静态特性

    3）ADC的动态特性

    4）采样保持电路

    5)   ADC的测试
----------------------------------------------------------------------------------------------------------------------------------------------

10.7    串行模数转换器
----------------------------------------------------------------------------------------------------------------------------------------------

10.8    中速模数转换器