概述

TMS320VC5507定点数字信号处理器 (dsp) 基于TMS320C55x DSP代cpu处理器内核。通过增强并行能力并全面降低功耗，TMS320C55x DSP架构实现了高性能和低功耗。CPU支持内部总线结构，其中包括一条程序总线、三条数据读取总线、两条数据写入总线以及专门用于外设和DMA操作的附加总线。这些总线可在单周期内执行多达三次数据读取和两次数据写入操作。并联时，DMA控制器每个周期可以执行高达两次数据传输，不受CPU运行的影响。

TMS320C55x CPU提供两个乘法累加（MAC）单元，每个单元均可在单个周期内实现17位乘以17位乘法。一个中央40位算法和逻辑单元 (ALU) 由一个附加16位ALU提供支持。ALU的使用由指令集控制，能够优化并联活动和功耗。这些资源在TMS320C55x CPU的地址单元 (AU) 和数据单元 (DU) 中进行管理。TMS320C55x DSP代支持可变字节宽度指令集，可提高代码密度。该指令单元 (IU) 执行内部或外部存储器中的32位程序取指令并且进行针对程序单元 (PU) 的指令排队。该程序单元对指令进行解码，将任务指向地址单元 (AU) 和数据单元 (DU) 资源，并管理受到完全保护的管线。跳转预测功能避免了条件指令执行时的管线冲刷。

TMS320VC5507上的128K字节片上存储器足以满足许多手持设备、便携式GPS系统、无线扬声器电话、便携式PDA和游戏设备的需求。其中许多设备通常需要64KB或更高片上内存，但少于128KB的内存，且需要在超过60%至70%的时间内在待机模式下运行。对于需要高于128KB但低于256KB片上内存的应用，Texas Instruments提供了基于TMS320C55x DSP内核的TMS320VC5509A器件。通用输入和输出功能以及10位A/D为LCD、键盘和媒体接口提供了足够的状态、中断和位I/O引脚。并行接口可在两种模式下工作，可用作使用HPI端口的微控制器的从器件，也可用作使用异步EMIF的并行媒体接口。通过三个McBSP支持串行媒体。

产品

TMS320VC5507GBB - 179-NFBGA

TMS320VC5507PGE - 144-LQFP

TMS320VC5507ZAY - 179-NFBGA

TMS320VC5507ZAYR - 179-NFBGA

——明佳达供求

功能框图

特性

高性能、低功耗、定点TMS320C55™数字信号处理器

指令周期时间：9.26ns、6.95ns、5ns

时钟速率：108MHz、144MHz、200MHz

每个周期执行一条/两条指令

双乘法器[高达每秒4亿次乘加运算 (MMACS)]

两个算术/逻辑单元(ALU)

三条内部数据/操作数读取总线和两条内部数据/操作数写入总线

64K × 16位片上RAM，包括

64K字节双存取RAM (DARAM)，8块4K×16位

64K字节单存取RAM (SARAM)，8块4K×16位

64Kb一次等待状态片上ROM（4K × 16位）

8M × 16位最大可寻址外部存储器空间（同步DRAM）

16位外部并行总线存储器，支持任一

外部存储器接口 (EMIF)，具有GPIO功能并无缝连接

异步静态RAM(SRAM)

异步EPROM

同步DRAM (SDRAM)

16位并行增强型主机端口接口 (EHPI)，具有GPIO功能

可编程低功耗控制六个器件功能域

基于片上扫描的仿真逻辑

片上外设

两个20位定时器

看门狗定时器

6通道直接内存访问 (DMA) 控制器

三个多通道缓冲式串行端口（McBSP）

可编程锁相环 (PLL) 时钟发生器

七个（LQFP）或八个（BGA）通用I/O（GPIO）引脚和一个通用输出引脚（XF）

USB全速（12Mbps）从端口，支持批量、中断和同步传输

内部集成电路（I2C）多主从接口

实时时钟（RTC），带晶体输入、独立时钟域和独立电源

4通道（BGA）或2通道（LQFP）10位逐次逼近模数转换器

IEEE Std 1149.1 (JTAG) 边界扫描逻辑

封装

144引脚薄型四方扁平 (LQFP) 封装（PGE后缀）

179引脚MicroStar BGA™（球栅阵列）（GHH和ZHH后缀）

1.2V内核 (108MHz)，2.7V至3.6V I/O

1.35V内核 (144MHz)，2.7V至3.6V I/O

1.6V内核 (200MHz)，2.7V至3.6V I/O

注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！