Abstract

Quartus ii 中的优化选项是在多得人困惑，到底在何时使用。虽有英文说明提示，但仍是隔靴搔痒，雾里看花，有点感觉但又迷糊糊的。为什么不能 以图片直观的方式，告诉使用者其具体含义呢？ 我觉得以后altera 会这样做的，在右键点击选项时，弹出“what’s  this”对话框，然后以 文本加图形的方式说明。在altera  没有改进前，让我先做个示意吧。

Introduction

Quartus ii 中的“optimization  优化”是就两个方面而言，速度和 面积。下面的优化选项中都有所体现。

一： 分析&综合优化    Analysis & Synthesis optimize

在子选项中 有网表优化选项，它的功能是 完成第三方网表到FPGA 资源的重新适配。包括  WYSIWYG 和gate-level register retiming 。下面图示说明。

1.  WYSIWYG

2.  gate-level register retiming

二： 适配优化   Fitter  optimize

在子选项中 有物理综合优化 physical synthesis  optimize  选项。

Optimize combinational logic

Asynchronous Signal Pipelining

automatic insertion of pipeline stages for asynchronous clear and asynchronous load signals during fitting to increase    circuit performance. This option is useful for asynchronous signals that are failing recovery and removal timing because they feed registers using a high-speed clock.

Register Duplication - It allows LEs to be duplicated based on fitter placement information. An LE that fans out to    multiple locations can be duplicated to reduce the delay of one path without degrading the delay of another.

logic to  memory  mapping

allowing the mapping of logic and registers into unused memory blocks during fitting to achieve a fit.