个人背景

我在研究生期间主修通信及计算机硬件，课程包括集成电路基础、FPGA、数字集成电路设计等。在校期间系统地学习了Vhdl、verilog、EDA工具等课程。毕业后，我进入了一家国企工作，凭借在学校的课程和实习经验，很快参与到了项目中。项目初期，我同时接触设计验证工作，虽然复用了很多IP，但负责的部分IP验证环境都是基于Verilog的，因此对SystemVerilog和UVM没有太多涉及。

在第二个项目中，我开始接触到SystemVerilog和UVM。正赶上芯片行业的热潮，我决定换一份工作。在这两个原因的驱动下，我开始通过验证三宝（白皮书，绿皮书、红宝书）自学 SystemVerilog和UVM。自学完SystemVerilog后，我在2021年底找到了一份高速接口验证的工作。

学习感受

与部分转行或校招的朋友不同，我在报名路科课程时已经有了一段工作经验，并自学了 SystemVerilog和UVM。工作中，我主要通过项目来学习，通常在需要用到相关知识时才去学习。这种“野路子”的学习方式虽然有所收获，但局限于自己的工作范围。

通过V2课程的学习，我系统性地掌握了SystemVerilog和UVM，并为自己建了一个初级验证工程师基础知识地图。有了这个知识地图，当工作中遇到问题时，我能够快速确定解决方向。这对我换工作后上手UVM环境有巨大的帮助。此外，学习项目中的环境架构可以直接应用到工作项目中，学习和工作环境非常贴近。如果能很好地掌握整个项目，入职后的工作可以顺利上手。

路科还提供了一个学习社群，大家在群里讨论工作问题和学习疑惑。这是一种持续的学习积累， 遇到相同问题时不再感到头疼。特别复杂的问题，路桑也会进行答疑。部分同学和路科还分享企业内推信息，帮助大家找到新机会

工作感受

在工作中，很多时候需要见招拆招，只有扎实的基础和广泛的视野才能从容应对。芯片行业的知识更新速度不算快，例如Verilog、SystemVerilog、UVM等知识更新相对缓慢，但新的方法学、 验证思想、协议规范可能几年就迭代一次。特别是高速接口相关的协议，因为AI的热潮，更新速度加快。

通过路科的学习，我大大缩短了对基础验证知识的学习时间，有更多时间去学习额外的知识。希望大家都能成为终身学习者：保持饥饿，保持愚蠢（keep hungry, keep foolish）！