日志

VCS和Verdi联合仿真使用实例：2-step flow

已有 2228 次阅读| 2021-3-23 15:00 |系统分类:芯片设计| 数字IC验证

将源文件放在一个单独文件夹中
在该文件夹中启动terminal
进行编译：
> vcs -v2k -kdb -lca -debug_access top.v
生成文件如下图所示：
（1）仿真器可执行文件：simv
（2）仿真器数据库（database）文件夹：simv.daidir/
（3）用于重新编译的数据文件夹：csrc/
（4）其他为知文件：verdLog/ 和novas.conf
Interactive Mode下将KDB输入到Verdi中
>simv -gui=verdi
即可打开Verdi GUI界面，进而完成仿真和debug。
bsub提交
>bsub -Is vcs -v2k -kdb -lca -debug_access top.v &
>bsub -Is simv -gui=verdi &