江上飘来的个人空间 https://blog.eetop.cn/jspl [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

VCS和Verdi简单使用方法

热度 6已有 8605 次阅读| 2021-3-22 22:38 |系统分类:芯片设计| 数字IC验证

  1. VCS是仿真验证工具,Verdi是debug工具。

  2. VCS支持两种主要flow:2-step flow和3-step flow。

  3. 2-step flow主要用于pure-verilog场景:

    先编译(Compilation):

    > vcs <options> <file.v>

    后仿真(simulation):

    > simv <options>

  4. 3-step flow主要用于mixed-language场景:

    (Map Logical Librarie: sysnopsys_sim.setup)

    先分析(analysis):

    analysis verilog source command:

    > vlogan <file.v>

    analysis Vhdl source command:

    > vhdlan <file.vhd>

    analysis system C source command:

    > syscan <file.cpp>

    再编译(compilation):

    > vcs <options> <file.v>

    后仿真(simulation):

    > simv <options>

  5. 编译(compilation)

    编译一次,可运行仿真多次

    -full64 64位模式(分析,编译过程可用)

    编译产生的文件包括:

    (1)仿真器可执行文件:simv

    (2)仿真器数据库(database)文件夹:simv.daidir/ 和simv.db.dir/

    (3)用于重新编译的数据文件夹:csrc/

    可能产生:

    (4)GUI debug数据库文件夹:DVEFiles/

    (5)输出日志文件(output log files)

  6. 编译(compilation)语法详解

    (1)vcs  \

            -o ./simv \    注:指定可执行输出文件名称,默认位simv

            -v /path/to/verilog/library/lib.v \            

            -y /path/to/verilog/library/dir/  \

            +incdir+/path/to/verilog/include/dir \    注:以上三行为文件解析选项(Files parsing options)

            -sverilog +verilog2001ext+.v \    注:语言解析器选择(Language Parser Choices)

            +lint=all \    注:静态检查(static checks)

            file.v \    注:单个源文件(source code)

            -file ./files.f \    注:.f文件为多个.v文件列表

            [-debug_access+pp | -debug_access | -debug_access+all] \    注:debugging/GUI options

            [-cm assert+line+fsm+cond] \    注:代码覆盖率设置(code coverage option)

    (2)编译-调试选项(debugging/GUI options)的作用是让设计可视化并产生波形。

             VCS支持两种调试模式:post-simulation debug和interactive debug

             (a)Typical compile for post-simulation debug:

                      > vcs -debug_access+pp <option>

                      ——可生成波形文件:VPD、VCD、FSDB等

                      ——需要在testbench文件中添加$dumpvars or $vcdpluson语句

             (b)Typical compile for interactive debug

                      > vcs -debug_access <option>

             (c)此外还支持full source-linedebugging(不明白啥意思)

                      > vcs -debug_access+all <option>    注:所有debug信息都产生

    (3)FSDB dump:将FSDB文件输入到Verdi中,可查看仿真数据

             (a)环境设置:为license,tool path设置环境变量

             (b)Add fsdb dump tasks to source:

                      initial

                           begin

                                 $fsdbDumpvars;    注:默认文件名novas.fsdb

                           end

              (c)编译设置选项

                      > vcs [design_files] [other_desired_vcs_options] -debug_access -kdb -lca

               运行仿真即可得到FSDB文件。

    (4)编译-覆盖率选项(coverage)

             (待补充)

  7. 仿真(simulation)语法详解

    VCS支持两种仿真模式:batch/regression mode和Interactive mode

    (1)Interactive mode:with Verdi simulation GUI

             > ./simv -gui=verdi

             或者

             > ./simv -verdi

    (2)batch/regression mode

             (待补充)

  8. 使用Verdi进行debug需要进行那些VCS设置?

    (1)2-step compilation:

             > vcs -sverilog -kdb -lca top.v

    (2)3-step compilation:

             > vlogan top.v -kdb -lca 

             > vcs top -debug_access+r -kdb -lca

    (3)用Verdi读入KDB database:

             > verdi -simflow -dbdir <path> -top top -nologo &

    (4)用interactive mode调用Verdi:

             >./simv -verdi

             或者

             >./simv -gui=verdi

      (5)用post-p'rocessing mode调用Verdi打开FSDB文件:

               > verdi -ssf novas.fsdb -nologo &

6

点赞

刚表态过的朋友 (6 人)

发表评论 评论 (1 个评论)

回复 nebulawolf 2024-4-26 11:27
都是干货,感谢分享!

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 7

    关注
  • 8

    粉丝
  • 4

    好友
  • 6

    获赞
  • 3

    评论
  • 458

    访问数
关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 20:24 , Processed in 0.012933 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部