| |||
【问题1】对于双时钟 show ahead 模式,给出第一个读使能为啥读出数据不对呢?
答:首先,从波形图看到的信息,数据为“0”,而不是“没有数据”。
其次,假如第一个数据不对,需要看前面的第一个写使能有效的时候,写数据是多少。即检查第一个写数据和第一个读到的数据正不正确。
【问题2】在仿真Vivado生成的fifo的时候,发现复位之后,没有往fifo里面写入数据,仿真图如下图所示:写入的数据依次为1000、1001、1002一直按顺序往后,
仿真发现实际写入的第一个数据为1023,写使能、写时钟、复位都没有问题,这是什么原因造成的?
答:该问题是由于使用了Vivado中FIFO的”异步复位“导致的,数据手册有说明,当使用异步复位时,分为两种情况,当具有安全电路时,复位后需要有60个时钟周期的缓冲时间;没有安全电路时,复位后需要有30个时钟周期的缓冲时间。这一操作的目的是为了避免故障和亚稳态的出现。时序图如下图所示:
若使用同步复位,则不会出现上述的情况。
【问题3】FIFO中的空信号有延迟怎么办?
答:
1.写数据之后,过一段时间empty信号才变低,这个延时是FIFO的特性,是固有的;
2.其次,这个空指示信号的延时不会对设计有影响:空信号一般用于读侧,有数据就读,没数据就不读,是不关心延时的。
3.FIFO里空信号和满信号都是绝对是准确的,但是usedw信号的延时是不确定的,所有要严格要求时序对齐的就不要用usedw这个信号。
【问题4】关于用寄存器矩阵搭建一个8x32的fifo,用6位的计数器指示读写指针和表示空满,但是跨时钟域需要打拍,那该如何准确的判断空满信号呢?
答:该问题应该是有一个认识误区,认为“准确判断”指的是“立刻实时指示”,也就是误以为,写一个数据进去,空信号立刻变成非空状态。这“立刻”其实是没有必要的。 正确的做法是,写一个数据进去,然后内部做跨时钟域处理,隔几个时钟后,空信号才变成非空。虽然有延时,但不影响状态的判断。
【问题5】vivado fifo(深度为32),almost_full是不是在写了31个后为1,此时full为0?同理almost_empty是不是在读剩下1个深度数据的时候为1,并且此时emtpy为0?
答:almost_full是指将要满,almost_empty是指将要空,至于什么是“将要”,一般可由用户来定义。建议看数据手册。
【问题6】FIFO仿真的时候,读数据和写数据个数对应不上,如写5读,只读出2个;如写了5个,读出6个等。
答:经常收到学员反映,FIFO仿真的时候读写的个数不正确。经过远程协助过多位学员后,均发现是学员自己没有认真看波形而误解的。当FIFO与预期不正确时,应该要仔细看波形,具体怎么做?
1. 只看FIFO这一模块的接口的信号,不要外部的信号。(避免例化出错的情况)
2.查看写时钟、写使能和写数据,以写时钟上升沿为界,一个一个时钟去看写进去的数据,用笔记下来。
3.查看读时钟、读使能和读数据,以读时钟上升沿为界,一个一个时钟去看读出来的数据,与写数据逐个核对。
4. 认真仔细核对,不要马虎。