日志
D flipflop
| ||
D 触发器
采用与和或非的D触发器功能是一样的，但都是或非元件减少对元件种类的要求。
SR latch：S输入端水平对面的是Q非端，但锁存的数据是出现在Q端；D flipflop的S端水平对面就是Q端，因为中间加了元件。
边沿触发的D触发器需要两个电平触发的D触发器组合而成，原理就是第一级的D触发器随着电平改变了输出，但第二级需要等到高电平的到来才能改变，也就是时钟的跳变。
全部作者的其他最新日志
- • 电路中的电感
- • 车载毫米波雷达的一个问题
- • Decap和IR drop
- • 模拟射频仿真的界限
- • 交叉耦合振荡器的起振条件
- • 模拟射频电路设计学习使用书本
/2 
eetop公众号
创芯大讲堂
创芯人才网