日志

运放chopper分析（以bandgap中运放为例）

热度 104已有 27172 次阅读| 2021-3-2 13:40 |个人分类:电路分析|系统分类:芯片设计| chopper电路

运放VOS对BG输出电压影响：

如上图左所示，VBG电压计算式由等式(6)给出

此时，考虑到运放存在总失调电压VOS，此时运放接入电路环路增益为：G_loop=(R1+R2+1/gmQ2)/(R2+1/gmQ2)≈(R1+R2)/R2 (1/gmQ2相对R1、R2比较小)，假设运放增益足够大，使得输入两端能够有效钳位为VBEQ1，由负输入端为VBE，正输入叠加失调电压为VBE+VOS → 运放输入端的差值VOS，反映到输出VBG为VBG+VOS*G_loop，得到等式(8)，很明显VOS被环路放大了，叠加到VBG上对基准电压产生了影响，所以需要消除该运放失调电压VOS的影响。

2023/08/04 更新等式(8)推导：

原始VBG表达式为：VBG0=VBE2+(R1+R2)*(VBE1-VBE2)/R2，引入+VOS后，R2上端变为VBE1+VOS，则VBG = VBE2+(R1+R2)*(VBE1+VOS-VBE2)/R2 = VBG0+(R1+R2)/R2*VOS

如果使用VBE1这个变量进行等式(8)推导：
引入+VOS后，R2上端为VBE1+VOS，则VBG = VBE1+VOS+R1*(VBE1+VOS-VBE2)/R2 = VBE1+R1/R2*(VBE1-VBE2)+(1+R1/R2)*VOS = VBG0+(R1+R2)/R2*VOS

运放失调电压的消除--chopper原理：

运放的失调电压最主要贡献体现在输入对管的mismatch上（其余部分也会存在适配，后续分析）

Chopper的原理在于，周期性的将运放的输入端交换，同时为了保证运放的正负反馈不发生改变，输出端也会相应交换，如下图所示：

前半个chopper周期，运放将﹢VOS叠加到输出VBG，后半个chopper周期运放将-VOS叠加到输出VBG，则在一个choppe周期中，±VOS对VBG的影响被消除。

输入端和输出端需要同时交换，保证运放在环路中的反馈极性不发生变化。

折叠运放电路的chopper分析：

使用chopper时钟，将运放输出周期性反接，如上图右边电路所示，注意CH1和CH2N是反向时钟，得到下图：

假设M1/M2贡献mismatch体现为VP-VN=+VOS，运放开环增益为A:

左图：VI+接VP，VI-接VN，且VI+ - VI-=δV → 输出VOUT+ = A*(δV+VOS)

右图：VI+接VN，VI-接VP，且VI+ - VI-=δV → 输出VOUT- = A*(δV-VOS)

则一周期内两次平均输出(VOUT+ + VOUT-)/2 = A*δV ，则运放的VOS在一个满周期上被抵消

同理，M10/M11之间的mismatch也能被消除，在此不做额外推导

M6/M7/M8/M9之间的mismatch影响相对没有输入管M1/M2、尾电流M10/M11大，不作考虑，保证版图的匹配性良好即可

M4/M5之间的mismatch无法完全消除：

前半周期ID7=ID5, ID6=ID4, 得到等式(14)；后半周期ID7=ID4, ID6=ID5, 得到等式(15)

等式(14)(15)均已ID6为基准变量，去除了VGS这个变量（如果M4/M5之间存在VTH上的差异，前后半周期得到的VGS是不一样的，会使得计算值很复杂，初次推导时，我认为前后两次VGS相等，得到的结果直接抵消掉了，认为M4/M5的mismatch是能够消除的）

通过等式(14)(15)结合，消掉ID6变量得到前后半周期下的两条支路的电流变化量，可以看到（VTH4-VTH5）的一阶项是能够被chopper消除的，剩下了chopper无法消除的二阶项β*(VTH4-VTH5)^2

该变化电流等效到输入对管，则需要的输入变化量为：

假设mismatch引起的M4/M5之间的阈值电压差值为3mV，则等效到运放输入端的VOS量级为uV，保证M4/M5之间的版图匹配，能有效的减小该值。

Chopper之后的滤波：

运放加入chopper之后在运放输出端加入噪声抖动，该抖动需要通过添加notch filter滤波消除

简单的SC notch filter电路由T型结构的开关电容组成，当fs为高时，CS2采样VI电压，CS1保持输出VG1；当fs为低时，CS1采样V1电压，CS1保持输出VG2

为了保证采样的准确性，fs的时钟需要与运放的chopper时钟错位1/4个周期

可行的时钟电路实现电路如下：

CLK送进D触发器进行二分频得到CHOP时钟，同时CLK取反，采样CHOP时钟，则得到Notch-Fliter时钟fs，实现两个时钟之间1/4周期的相位差

REFERENCE：

A Single-Trim CMOS Bandgap Reference With a 3δ Inaccuracy of 0.15% From 40C to 125C, IEEE, 2011

Circuit Techniques for Reducing the Effects of OpAmp Imperfections, Autozeroing, Correlated Double Sampling and Chopper Stabilization, IEEEE, 1996

A CMOS Chopper Opamp with Integrated Low-Pass Filter, IEEE

A Micropower Chopper-Stabilized Operational Amplifier Using a SC Notch Filter With Synchronous Integration Inside the Continuous-Time Signal Path, IEEE, 2006

刚表态过的朋友 (84 人)

收藏分享邀请举报

全部作者的其他最新日志

发表评论评论 (48 个评论)

回复 hbyy3465 2021-3-8 16:02: 点赞。博主能否分析一下SC notch filter的设计。

回复 ljjxun 2021-4-7 15:23: 赞，希望楼主能分析一下SC notch filter

回复 aimu_wl 2021-10-9 17:45: 赞

回复 lynker 2021-11-8 20:47: Chopper op的notch filter会引入90°的相移，这个是否会对BG的环路稳定性带来一定影响？

回复 gtfei 2021-11-9 11:25: lynker: Chopper op的notch filter会引入90°的相移，这个是否会对BG的环路稳定性带来一定影响？
调整时钟顺序，把相移消除掉就好了。

回复 lcy1997123 2021-11-9 19:33: 为什么chopper不在输入和输出直接加呢，相当于从系统上消除失调，为什么要在电流镜输出加，这样有什么优劣吗

回复 gtfei 2021-11-10 09:51: lcy1997123: 为什么chopper不在输入和输出直接加呢，相当于从系统上消除失调，为什么要在电流镜输出加，这样有什么优劣吗
你的输入极性发生了翻转，对于单端输出的运放，电流镜处必须相应进行翻转以保证运放总体极性不发生改变。

回复 SHC已注册 2021-11-19 15:55: 请问大佬，这篇论文里用的chopper是需要用到四个不同幅值的两相非交叠时钟吗？输入一个，电流镜P和N各一个，notch filter一个？

回复 SHC已注册 2021-11-19 16:05: M6-M9的gate voltage在加了chopper之后是不是需要增加？那放大器的ac表现怎么保证呢？会不会跟加入chopper之前的表现相差过大？

回复 gtfei 2021-11-19 16:15: SHC已注册: 请问大佬，这篇论文里用的chopper是需要用到四个不同幅值的两相非交叠时钟吗？输入一个，电流镜P和N各一个，notch filter一个？ ...
一般实际应用并不需要太严格的时序错位，毕竟不是采样保持电路，运放能在短时间内稳定就行了，用同一时钟进入三组并行反相器就够了。注意最终的输入输出时序。
某些应用场合要求输出抖动小一点，就使用非交叠的时钟，保证翻转过程中不发生同时导通的情况，减小翻转过程中产生的毛刺。
notch filter一般会和翻转时钟错开相位，需要单独构造一组时序。

回复 SHC已注册 2021-11-19 16:27: gtfei: 一般实际应用并不需要太严格的时序错位，毕竟不是采样保持电路，运放能在短时间内稳定就行了，用同一时钟进入三组并行反相器就够了。注意最终的输入输出时序。
...
谢谢，反相器的压降和等效阻抗对ac信号的影响怎么量化呢？输出端管对从四对变成六对那放大器很多参数变化不是挺大的吗，加chopper之后放大器gain，PM，PSRR之类的参数变化会很大吗？

回复 gtfei 2021-11-19 17:51: 不是很懂你的意思，反相器对运放应该没影响吧？你想问的时SWITCH的等效电阻对运放的影响？
SWITCH本身的导通电阻很小，对AC通路基本影响，你可以认为电路被分成了两半，一半工作在正相位下，另一半工作在负相位下，在这两半中，电路的DC点都是固定的，不会变动。
所以加了chopper之后，GAIN/相位/PSRR都可以理解为约等于原架构的仿真数值。
具体会产生多少的偏差，你可以仿真PSS+PSTB/PAC去看。

回复 SHC已注册 2021-11-22 08:36: gtfei: 不是很懂你的意思，反相器对运放应该没影响吧？你想问的时SWITCH的等效电阻对运放的影响？
SWITCH本身的导通电阻很小，对AC通路基本影响，你可以认为电路被分成 ...
对，问的是switch，写错了抱歉，谢谢解答。

回复 SHC已注册 2021-11-22 11:08: gtfei: 不是很懂你的意思，反相器对运放应该没影响吧？你想问的时SWITCH的等效电阻对运放的影响？
SWITCH本身的导通电阻很小，对AC通路基本影响，你可以认为电路被分成 ...
大佬，我以一个正常工作的折叠共源共栅放大器为基础，搭了个跟这篇论文里一模一样的电路跑了下仿真，还是觉得有点问题，用幅值等于VDD的理想PWM波提供了switch和filter的时钟信号，普通仿真和蒙特卡洛仿真出来的offset voltage都过小了，然后一看DC工作点，这个PWM高电平的DC值基本直接决定开关MOS管源极的DC值，很多管子工作点都改变了。然后我把两组反相的PWM信号换成VDC分别等于VDD和GND又跑了一次，发现跟GND相连的作为switch的MOS管的Vdrain和Vsource都变成VDD了，放大器看起来是无法正常工作。我想问一下是不是加了chopper之后的仿真方法需要和原来的不一样？而且由于功耗限制，switch上的电流只能允许有几uA，switch的等效电阻还是不可避免的有点大。

回复 gtfei 2021-11-22 11:53: 描述有点复杂，先找你确认一下以下问题，你再仿仿看：
1、运放是否是反馈形式？没有反馈网络，输出DC点多半不正常，可以接成单位增益负反馈
2、switch是否为N/PMOS互补传输门？
3、先单仿运放（负反馈模式），把notch filter去掉，首先跑CLK为固定高低电平的MC（tran），查看运放的offset；之后加入chopper，测量一段时间下的运放平均offset（MC）

回复 SHC已注册 2021-11-22 14:34: gtfei: 描述有点复杂，先找你确认一下以下问题，你再仿仿看：
1、运放是否是反馈形式？没有反馈网络，输出DC点多半不正常，可以接成单位增益负反馈
2、switch是否为N ...
非常感谢，我再尝试一下

回复任性 2022-1-19 00:02: Nice, thank you for your analysis, but I want to ask you a question: can we use chopper in two stage amplification or more stage amplification in the signal chain? which means very negative feedback amplification satge has its own chopper. Do they have any downsides?

回复 gtfei 2022-1-19 14:34: 任性: Nice, thank you for your analysis, but I want to ask you a question: can we use chopper in two stage amplification or more stage amplification in the ...
I don’t think there is any problem with doing that.
In my opinion, for series multiple stages application, each stage has its own chopper structure is fine, but it is easier and more convenience to treating them as one block and just add chopper in inputs and outputs.
Besides, it is not necessary to add chopper in single-ended input amplifier stage.
Most importantly, be careful with AMP’s final output polarity and feedback polarity.

回复任性 2022-1-20 00:15: gtfei: I don’t think there is any problem with doing that.
In my opinion, for series multiple stages application, each stage has its own chopper structure i ...
yeah, I mean in multiple satge amplification every opamp has its own chopper, but not with the following LPF of output. Averaging or filtering is processed in the digital domain. Will this be any problem？ For example, spectrum shifting issue？

回复 gtfei 2022-1-20 11:34: 任性: yeah, I mean in multiple satge amplification every opamp has its own chopper, but not with the following LPF of output. Averaging or filtering is proc ...
For your description, I'm wondered that how can you directly process the analog signal in the digital domain.
I have already completed one similar project which using chopper and DEM tech to generate the reference bias and without using analog LPF, then the final bias signal driven by amp-buffer was sent to SDM modulator, finally the output code was processed in the digital domain.
If you go the similar way which you should be noticed is that ensure enough shuttle time of the final output signals, and carefully design with the sampling points.