gtfei的个人空间 https://blog.eetop.cn/1395527 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

bandgap分析(原理、trimming、非线性、chopper)

热度 100已有 26917 次阅读| 2021-2-25 12:48 |个人分类:电路分析|系统分类:芯片设计| bandgap基准

A Single-Trim CMOS Bandgap Reference With a 3δ Inaccuracy of 0.15% From 40C to 125C

概述:

1、为了消掉process偏差导致的每片chip的偏差,需要使用trim技术对每片进行单独的校准

2、bandgapprocess的偏差一般是线性的,可以通过单点校准来上下调节曲线的纵坐标进行校准

3、Bandgap中的运放offset偏差是非线性的,不能通过单点校准来消除

4、通常要降低运放的offset偏差可以使用bipolar充当输入对管,也可以使用大尺寸的MOS对管

前者的匹配性比较好但是需要bicmos工艺;后者在牺牲面积的情况下可以减小MOS对管的offset

5、运放的offset还可以通过添加调零电路和chopper电路来实现

前者会导致输出不连续同时增加运放的低频噪声;后者会使用时钟,增加动态功耗,同时带来高频下的ripple,需要大的滤波电容来减小ripple

6、VBE的温度特性是轻微非线性的(二阶非线性),需要使用曲率补偿减小该温度特性

 

Bandgap原理:

1.png 

通过运放将VBEQ1钳位到R2上端,使得R2上电压压降为ΔVBE=VBEQ1-VBEQ2=VT*lnN,流过R1/R2支路的电流相等(R1/R2两端电压差值相等),则VBG表达式如公式(1)所示

 

Bandgap常用电路及误差分析:

2.png 

实际bandgap电路如(a)所示,该架构中M1/M2存在失配,为了减小失配的影响,一般采用(b)架构,主要是利用R1A/R1B(电阻大,数量多,匹配度高)之间的失配比M1/M2小得多这个原理

 

Bandgap中的误差:

线性误差: a、三极管饱和漏电流IS的偏差   b、电阻的偏差   c、电阻mismatch

以上的线性误差可以通过trimming进行单点消除

非线性误差:

a、运放的失调电压offset  --  使用chopper电路

b、三极管的VBE电压    --    使用曲率补偿电路


Trimming原理

3.png 

VBG = VBEQ1 + IPTAT*R1A + 2*IPTAT*(R3+RT),其中IPATA=VT*ln8/R2

调节RT的阻值,就能使得VBG的电压上升或者下降,此时VBG温度曲率不发生改变(IPTAT未被处理)

此处修改:RT的阻值改变不仅会影响BG的温度特性(RT直接影响IPTAT的系数)还会影响BG的DC电平,此处涉及到两种校准目标:

1、不关心VBG曲线的上下移动,当不同PV下,温度曲线会呈现不同的正温、负温特性(PVT仿真仿一仿就知道了)

此时需要两点校准:在0℃和80℃下(此处取值为假设)分别测量到VBG输出电压1.12V和1.18V,得到正温斜率,则按照编程code位控制减小RT值,可以调节温度特性变为水平

2、不关心调节RT对温度特性的影响,只需要单点校准,在室温27℃下,测量得到两片die,一片1.12v,一片1.25v,则前一片RT增大,后一片RT减小,使得VBG调整到1.2V

假设27℃下VBG随PV会发生40mV的上下总偏差,电阻RT变化范围设计20kohm,要想得到至少0.5mV的调节精度,则至少需要7BIT编程调节,得到40mV/(2^7)=0.3125mV的调节精度

 

VBE曲率补偿原理:

VBE非线性表达式如(6)所示,当三极管输入零温漂电流时,α=0;当输入为PTAT电流时,α=1

4.png 

如上图左所示,Q1路流入PTAT正温电流,Q3路流入ZERO零温漂电流,则根据等式(7)(9)有:

Vvc = VBEQ3 - VBEQ1 = VT*ln(T/T0)

则上图右所示的实际电路中有:

Ibg/2 = Ipata+Ivc = VT*lnN/R2 - (-Vvc/R5)=VT*lnN/R2+VT*ln(T/T0)/R5

VBG = VBEQ1+R1*(Ibg/2)+(R3+RT)*Ibg = VBEQ1+(R1+2R3+2RT)/R2*VT*lnN+(R1+2R3+2RT)/R5*VT*ln(T/T0)

其中两个绿色部分VBEQ1中存在的-(η-1)*VT*ln(T/T0)非线性项和(R1+2R3+2RT)/R5*VT*ln(T/T0)项,可以通过电阻比例的合适取值抵消掉 → (R1+2R2+2RT)/R5=(η-1)   η通常取4

最终的VBG=VBEQ0*(T/T0)+(R1+2R3+2RT)/R2*VT*lnN,无二阶非线性项存在

 

遗留问题1

非线性通过等式(R1+2R2+2RT)/R5=(η-1)中电阻比值消掉,其中包含了RT值,也就是当trimming操作改变RT值时,非线性的消除发生了偏差,重新引入了非线性

遗留问题2

运放的chopper部分分析,将留在运放章节,后续更新

 

Reference

A Single-Trim CMOS Bandgap Reference With a 3δ Inaccuracy of 0.15% From 40C to 125C, IEEE-2011

Curvature-Compensated BiCMOS Bandgap with 1V Supply Voltage, IEEE-2001

A Curvature-Corrected Low-Voltage Bandgap Reference, IEEE-1993

67

点赞

刚表态过的朋友 (67 人)

发表评论 评论 (47 个评论)

回复 ebye236 2021-2-25 18:29
回复 芯的未来123 2021-2-25 21:34
优秀
回复 dyfhpp 2021-2-26 15:19
it's very professional, thanks!
回复 armity 2021-3-3 21:15
太好了
回复 00532885 2021-3-7 21:15
回复 gtfei 2021-3-9 13:43
运放chopper部分分析链接:
http://blog.eetop.cn/blog-1395527-6946327.html
回复 gtfei 2021-3-9 15:03
运放chopper相关论文下载地址:
http://bbs.eetop.cn/thread-895561-1-1.html
回复 Tong9yu18 2021-3-15 05:18
bandgap 用chopper 的意义在哪? 反正都要calibrate 掉
回复 hzx85337856 2021-3-15 16:21
Tong9yu18: bandgap 用chopper 的意义在哪? 反正都要calibrate 掉
是不是要消除的是随温度变化的dynamic offset
回复 gtfei 2021-3-15 20:22
hzx85337856: 是不是要消除的是随温度变化的dynamic offset
是的,运放VOS随温度变化也比较大需要消除
运放chopper直接在PVT的程度上消除了运放部分的offset,保证BG的trimming精度
回复 Tong9yu18 2021-3-16 07:02
gtfei: 是的,运放VOS随温度变化也比较大需要消除
运放chopper直接在PVT的程度上消除了运放部分的offset,保证BG的trimming精度 ...
VOS 随温度变化加上random mismatch最大也就那么几个mV.你做产品是不可能去calibrate temp co 的,成本太大。
回复 gtfei 2021-3-16 09:32
Tong9yu18: VOS 随温度变化加上random mismatch最大也就那么几个mV.你做产品是不可能去calibrate temp co 的,成本太大。
几个mv的VOS放入环路后会被放大一些,同时VOS的温度系数也会叠加到BG的温度特性上,但是确实加入chopper会额外需要一路时钟和大面积的notch-filter。
对于高精度测量场合,ADC Reference电压的相对稳定还是很有必要的,同时可以复用ADC里面运放的chopper时钟,只是一个notch低通滤波的面积,可以评估一下成本。
回复 asdsda 2021-3-19 11:17
楼主,我有几个疑问,想请教下单点校准那一块。1,单独调节RT我觉得没有用,那一点得温度系数是调节R1获得得。2,增加RT等上免得电阻,最低工作电压会抬高很多。
回复 潘包子铺 2021-3-19 15:15
学习学习~~
回复 gtfei 2021-3-19 16:07
asdsda: 楼主,我有几个疑问,想请教下单点校准那一块。1,单独调节RT我觉得没有用,那一点得温度系数是调节R1获得得。2,增加RT等上免得电阻,最低工作电压会抬高很多。 ...
我的理解是:
1、正温部分电压为:(R1+2R3+2RT) / R2 * (VT*lnN),RT是在正温关系式斜率项的,所以RT增大,正温越大
2、RT当然不可能加得太大,太大会使得VBG点输出上抬,最上方的pmos会进入线性区,环路增益就掉了,整个电路就无法产生VBG,只要保证RT的范围能够正负小范围调节VBG电压就好了,并不会影响最低工作电压
回复 asdsda 2021-3-19 17:19
1,是的,是RT越大,温度系数越大。但是在vbg这一点你得不到从负温度系数到正温度系数这个范围,永远都是向上得正温度系数(不知道楼主有没验证过,或者是我以前的设计有问题,我是trim 右边支路的R1,上面两个电阻去掉)。2,加了RT和R3,这个估计流过的电流不能太大。
回复 gtfei 2021-3-19 18:00
asdsda: 1,是的,是RT越大,温度系数越大。但是在vbg这一点你得不到从负温度系数到正温度系数这个范围,永远都是向上得正温度系数(不知道楼主有没验证过,或者是我以前 ...
1、RT的范围取合适值是可以得到VBG呈现正温和负温的,理论上适用于两点校准的情况下,在code=000处VBG呈现负温特性,逐渐上升到code=111处VBG得到正温特性,设计上是需要保证该调节范围的,不然温度特性没法调节
2、不是很理解你说的意思,你想要的电流大一点,等比减小R2以及(R1+2RT+2R3)的阻值就行了
回复 asdsda 2021-3-19 18:05
可以,我验证下你的
回复 hijackerhaha 2021-3-25 09:07
赞啊!描述清晰
回复 蒹葭苍苍 2021-4-7 11:33
赞一个
123下一页

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 9

    总排名
  • 1

    关注
  • 129

    粉丝
  • 53

    好友
  • 171

    获赞
  • 107

    评论
  • 1665

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 23:18 , Processed in 0.021297 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部