胭脂盗的个人空间 https://blog.eetop.cn/1264080 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

小结

已有 2638 次阅读| 2016-12-7 20:28 |个人分类:锁相环|系统分类:芯片设计

         自从2016.06.26eetop上发了《锁相环从入门到进阶到放弃》的帖子至此已经约五个半月了,也就是从那个时刻开始着手进入锁相环的学习环节。当然在这五个半月中间,除去暑假回家和出差等等一个半月,总共在这个项目中投入了4个月,完成了第一阶段--建模,第二 阶段--电路设计,到目前为止,PFDCPDividerVCO整数分频锁相环的所有基本模块的基本电路敲定,环路锁定。

        下面进入第三阶段--电路性能优化,虽然基本电路出来了,能够锁定,但是预估性能还是距离目标差很远的。所以整个第三阶段尤为重要,如果说第二阶段的电路设计更多的是学习基本知识,而第三阶段更多是注重思考,很多细节问题将暴露出来。应该说,这一阶段的任务会更加艰巨的。

         第三阶段--电路性能优化细分任务:

1、根据目前电路的噪声做整个pll的相位噪声拟合

2、寻找突破口,也就是找到需要优化的模块

3、前仿tt工艺角性能达标后,进行其他工艺角仿真

4、前仿所有工艺角达标后,进行版图设计

5、根据后仿结果,优化电路以及版图

与第三阶段还有一些并行任务

1、整理设计的宽带vco的内容,完成专利申请

2、整理之前的频率合成器verilogA建模的内容,完成一篇水文

 

前一阶段暴露的问题

1、本身电路中,能用到模电的知识并不是很多,其中PFD和分频器基本全是触发器,以及用数字方法设计的电路。电荷泵用了最简单的电流镜,vco最基本的交叉耦合。期间没有涉及到一个放大器的设计,所以在接下来的设计中,要刻意引用更多模拟模块,以便对模拟电路更深更全的学习。

2、对于基础知识的学习过程中,需要更多的回归书本,而不是去找一大堆论文,以后要提醒自己寻找更合适的资料。

3、在帖子中,曾许诺要一周一次分享与讨论学习过程中的问题,然而之后并没有做好这一点,以后要更多的整理记录学习的内容,及时在eetop上分享与讨论。

 

 

 

 

 


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 51

    粉丝
  • 31

    好友
  • 9

    获赞
  • 8

    评论
  • 3453

    访问数

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:18 , Processed in 0.014904 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部