胭脂盗的个人空间 https://blog.eetop.cn/1264080 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Buffer也要人命

热度 3已有 4547 次阅读| 2017-3-20 16:50 |个人分类:锁相环|系统分类:芯片设计

上一篇博客是3月3号记录的,今天是3月20号,两周多的时间,前一周把vco重新调整了一下,改善宽长比,增大负阻,为的是去掉理想的噪声源(用电流源或电压源模拟的),取而代之,将vdd设置为阶跃信号,考察vco起振条件,发现起振更难了,因此重新调整宽长比。让16条频带都能起振。可是加了负载和更换工艺库后,发现又有一些频带不起振了。查了资料发现,vco的瞬态仿真需要设置最大步长(Maxstep 一般小于振荡周期)。恍然觉得之前调节负阻可能并没有必要。

后一周设计Buffer,关于Buffer设计,真的是头大,完全没有方向,网上查了一些buffer结构,拿起来就仿,调节宽长比(发现老子好像只会瞎调宽长比),搞来搞去都没搞定。而且并没有想着需要控制静态工作点,观察buffer管子是否饱和,还是丸子同学,提醒了之后,才去注意这个问题,好弱。别看小小一个buffer,我们仍需要详细的考量设计指标,而不是一上来就把负载一加,开始调宽长比。设计一个模块,你不明白你的输入输出,是设计不出合格的电路的,特别是我用CML二分频后面接Buffer,这两个模块需要分开仿真各自的静态工作点,输出摆幅,增益也很关键。而不是连在一起,一会儿调前面模块,一会儿调后面模块。另外一点感慨就是工具使用太不熟悉了,怎样把管子的参数plot出来,可以提高设计效率。
3

点赞

刚表态过的朋友 (3 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 52

    粉丝
  • 31

    好友
  • 9

    获赞
  • 8

    评论
  • 3460

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:39 , Processed in 0.013787 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部