使用Chipscope采集
FPGA运行的实时数据对于调试来说很方便,特别需要查看某个条件变化时,采集下来的时序一目了然。但是,可能会碰到这样的问题:采样时钟比较高(比如几百兆),大多数信号也在这样的时钟下运行,有某些信号周期是几十k的,恰好我们需要能够看到完整的几个周期时序,若不做其他设置,采样深度势必会很深,一方面可能编译速度变慢,另一方面还存在着资源不够情况。其实,Chipscope中还有个设置,与trigger 设置类似,是:Storage Qualification设置,在例化Chipscope是“Enable the Storage Qualification Condition”前打对勾,调试时,在使用其抓取数据时,像设置trigger一样设置Storage就可以了