注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

tangyaoyun的个人空间 https://blog.eetop.cn/593925 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 658 人来访过

相册

    现在还没有相册

记录

    现在还没有记录

个人资料
  • 暂无资料项或无权查看

查看全部个人资料

动态

    现在还没有动态

日志
13年模拟芯片设计的经验之谈 2025-03-11
       2012年进入的芯片设计行业，回想当时毕业找工作没现在这么卷，国内的企业技术能力也弱，小米刚刚在中关村租了个办公室，华为在北京 ...
(5774)次阅读|(10)个评论

查看更多

留言板全部
你需要登录后才可以留言 登录 | 注册

liuhahahazuiml 2020-11-18 08:52
前辈我想请问关于cadence编辑verilog然后报错paraing failed错误这个问题，您是怎么解决的呢
查看全部
最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-16 04:28 , Processed in 0.073481 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部