现在还没有相册
现在还没有记录
现在还没有动态
- testbench的整理笔记 2014-04-05
- //设计的过程实际是从一种形式到另一种形式的转换，比如从设计规格到RTL代码，从RTL //到门级网表，从门级网表到版图等。说的其实是设计的流程的转变，很有道 ...
- 串/并乘法器的改进：流水线处理 2014-04-05
- 串/并行乘法器的速度比较慢，本节就是在上节的基础上对电路进行改进，提高速度。引入流水线的形式，将相邻的两个部分积乘积结构再以加法树的形式相加，形成了结 ...
- Verilog实现串/并行加法器 2014-04-05
- 实现两个N位二进制数dataa、datab的乘积,用简单的方法计算就是利用移位操作来实现。dataa进行位扩展左移累加的操作，datab不便右移的操作。 module Multiply( ...
- 怎样在学习中思考？ 2013-09-08
- 当我看 时序仿真 时，需要明了的几个问题是什么呢？ 1.时序仿真是什么？ 2.为什么进行时序仿真？ 3.时序仿真在整个设计流程中的作用？ 4.时序仿真解决什么 ...
- 安装Xilinx Ise13,.2和modelsimse10.1a 2013-08-14
- 今天学习安装Xilinx Ise13,.2和modelsim se10.1a两款软件，Xilinx Ise13,.2挺好安装的，按照步骤来，最后的破解也是很简单，但是在modelsim se10.1a的时候，我按 ...
现在还没有好友
最近访客
现在还没有访客
/2 
eetop公众号
创芯大讲堂
创芯人才网