5. 综合所使用的DRC 2019-06-19

1. 全程为design rule constraint     通常，target_library都有默认的max_transition, max_capacitance, min_capacitance   &nbs ...

(21)次阅读|(0)个评论

sv class 2019-06-18

1 子类调用父类的member： super . computer_crc(); 2 子类和父类的handle相互赋值           parent = chil ...

(20)次阅读|(0)个评论

UVM介绍 2019-06-18

1. 三大机制    sequence, factory, config 2. OOP三大属性     封装(encapsulation), 多态(polymorphism), 继承(inheritance) ...

(22)次阅读|(0)个评论

Tcl 2019-06-18

1. 注释     1.1 空白行注释：#...     1.2 行注释：xxx  ;#...     1.3 多行注释：   if { ...

(21)次阅读|(0)个评论

Timing Constraint 2019-06-18

1. syntax 检查： dcprocheck TOP.con 2. Timing budget     2.1 综合时，如果不知道外部的timing的情况，一般    &nbs ...

(23)次阅读|(0)个评论

synthesis 2019-06-16

1. 综合过程     RTL->GTECH-> Gate Netlist + SDC           GTECH : 只有DC使用，GT ...

(35)次阅读|(0)个评论

查看更多