设为首页收藏本站

开启辅助访问切换到宽版

便捷登录，只需一步

创芯云服务 : 创芯投融资 | 创芯大讲堂 | 静待更多...

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

sv|

分享 verification env demo v4: cofd0nut 2021-4-7 20:41; 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V4 版本，目前验证环境是完整形态。感兴趣的可以联系： emu_helper@outlook.com ; cofd0nut@outlook.com 或者这个博客： http://blog.eetop.cn/1737759 技术特色把验证组件连接部分封装到c++ lib里，简化了组件间的连接 ... ...; 个人分类: sv|39 次阅读|1 个评论热度 1

分享 verification env demo v3: cofd0nut 2020-9-30 20:28; 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V3 版本，加入了后端 monitor 组件，具体请见附件。感兴趣的可以联系： cofd0nut@outlook.com 或者这个博客： http://blog.eetop.cn/1737759 技术特色把验证组件连接部分封装到c++ lib里，简化了组件间的连接 ...; 个人分类: sv|1565 次阅读|0 个评论热度 10

分享 verification env demo: cofd0nut 2020-8-8 16:20; 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境，这里放上一个demo： demo.zip 把验证组件连接部分封装到c++ lib里，简化了组件间的连接关系。让验证新手也能很快成为数字验证达人。让一两个人员能够高效完成测试向量的初始化和测试率覆盖。灵活的功能添加和修改。 System Verilog ENV 简洁，清 ...; 个人分类: sv|1410 次阅读|0 个评论

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询 | EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2021-4-12 06:40 , Processed in 0.042266 second(s), 14 queries , Gzip On.

返回顶部