在RHEL AS4下安装IC5141 一、安装环境 1、硬件需求 （1）内存128M以上 （2）硬盘空间10G以上（IC5141安装后约占3G） （3）能被RHEL AS4支持的显卡 2、安装RHEL AS4 （1）安装X Window （2）安装GNOME、KDE （3）安装所有的开发包工具 （4）安装旧版软件支持 （5）禁用防火墙和SELinux （6）显卡颜色选用8位或24位 （ ...

vmware下调整linux的分辨率 =========================================================== 作者: hicks(http://hicks.itpub.net) 发表于: 2005.05.31 11:47 分类: 技术狂 出处: http://hicks.itpub.net/post/4414/31363 --------------------------------------------------------------- 在VMWARE下安 ...

我安装了quartus6.0，按照要求破解了license： Quartus 6.0破解说明： 1.将CD2中\crack\windows\复制到安装目录\bin\下覆盖原有文件，如c:\altera\quartus60\bin\ 2.将CD2中\crack\下的license.dat复制到硬盘任一目录下，如c:\altera\ 3.编辑license.dat，替换"CHANGEME"为你的网卡MAC地址或硬盘号 to any type of hos ...

如何在FPGA设计环境中加时序约束 在给 FPGA 做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在 FPGA 设计工具 中都 FPGA 中包含有 4 种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。通常，需要对这几种路径分别进行约束 ...

呵呵，这个问题纠结了我两天了，刚才又试了一下就通过了，其实网上的资料说的很清楚的，但是操作起来还真的容易失误，所以说不会的时候觉得怎么这么难搞，会了之后、发现怎么这么简单！ 首先为什么要在modelsim中加仿真库呢？我的理解是这样的，modelsim仿真功能强大，但是没有跟具体的器件相结合所以不能够进行时序仿 ...

本人最近设计了一个出租车计价器，使用的是verilog语言，仿真工具是modelsim，到目为止，只做到了功能仿真。但是在这个过程中最大的收获是：在一位牛人的指导下，编出来的代码实现了可综合的风格。对于代码和硬件的对应关系有了较深的概念。 基本要求：输入晶 ...

使用SignalTap II逻辑分析仪调试FPGA 摘 要 ：本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 ： SignalTap；硬件调试；FPGA 1 概述 --- 随着FPG ...

由于工作的需要，研究了一下ATMEL公司出品的一款串行输入输出的FLASH芯片－－AT25FS01。越来越感觉到这种型号的FLASH特别难用。每次擦写芯片之前必须向该芯片写入一个WRSR命令，其实多发这么一个命令，我也就忍了，最让人恼火的是对芯片编程的字节数和对芯片擦除的字节数不一样。对芯片进行编程时，每个编程命令一次最多编 ...

Quartus II 中Tsu/Tco 的约束方法 Tsu/Tco 在Quartus II 的报告中有两种不同含义. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变化.（如下图所示） ...

debussy与nlint如何实现互相调用呢？ 取消高亮 feitengyu 白领职员 UID 93791 帖子 543 精华 0 积分 430 资产 430 信元 发贴收入 3315 信元 推广收入 0 信元 附件收入 835 信元&nbs ...