首先，这三个名词对应的应用应该是一样的，都是利用硅化物来降低POLY上的连接电阻。 但生成的工艺是不一样的，具体怎么用单独的中文区分，现在我也还没看到相应资料， 就暂且沿用英文的了。

        其中，SILICIDE就是金属硅化物，是由金属和硅经过物理－化学反应形成的一种化合态，其导电特性介于金属和硅之间，而POLYCIDE和SALICIDE则是分别指对着不同的形成SILICIDE的工艺流程，下面对这两个流程的区别简述如下：

• POLYCIDE：其一般制造过程是，栅氧化层完成以后，继续在其上面生长多晶硅(POLY-SI），然后在POLY上继续生长金属硅化物（silicide），其一般为WSi2 （硅化钨）和 TiSi2 （硅化钛）薄膜，然后再进行栅极刻蚀和有源区注入等其他工序，完成整个芯片制造。

• SALICIDE:它的生成比较复杂，先是完成栅刻蚀及源漏注入以后，以溅射的方式在POLY上淀积一层金属层（一般为Ti,Co或Ni），然后进行第一次快速升温煺火处理（RTA），使多晶硅表面和淀积的金属发生反应，形成金属硅化物。根据煺火温度设定，使得其他绝缘层（Nitride或 Oxide）上的淀积金属不能跟绝缘层反应产生不希望的硅化物，因此是一种自对准的过程。然后再用一中选择性强的湿法刻蚀（NH4OH/H2O2/H20或H2SO4/H2O2的混合液）清除不需要的金属淀积层，留下栅极及其他需要做硅化物的salicide。另外，还可以经过多次煺火形成更低阻值的硅化物连接。跟POLYCIDE不同的是，SALICIDE可以同时形成有源区S/D接触的硅化物，降低其接触孔的欧姆电阻，在深亚微米器件中，减少由于尺寸降低带来的相对接触电阻的提升。另外，在制作高值POLY电阻的时候，必须专门有一层来避免在POLY上形成SALICIDE，否则电阻值就上不了。

        对于金属硅化物以及目前又开始热门的金属栅极的制作，特性分析，工艺流程，有很多文献可以参考，但作为layout设计者而言，不需要了解这么多，就是明白这个东西的作用是什么应该就足够了。       

Salicide / Polycide 的特性和使用条件

• Salicide 可以减小栅极和源漏电阻

• Polycide 可以减小栅极电阻

什么时候选择哪一种呢？两者使用前提条件是什么呢？有什么使用限制呢？

一、看你Care的是什么？1.  Salicide自对准效果很好，且Rs也很小。但是Thermal Stable不好。而且会有C49和C54的相位转换，电阻差异很大哦。所以这个一般需要Wet Etch前后各一步Thermal来。如果一步到位对小线宽的Gate控制不好。因为反应过程中是Si扩散到界面与Ti反应。这样就会有一定量的横向反应。1.  Polycide的Rs会比较大一些，但是Thermal下比较稳定。以上在0.35-0.6甚至0.8um都有在用。0.25及其以下用CoSi2，对线宽控制比较好，因为Co与Si反应的时候，是Co进入界面与Si反应，这样横向反应就比SiTi2的小，因为Poly的边界决定了线宽不会延伸。nm时代就要用NiSix了，Thermal稳定性很差，但是因为它不能用前面的原因是他更Care工艺过程中的Thermal Burdget，所以不得不用它了。

二、1.   SALICIDE产生BRIDGING现象扩散速度较金属快的话，则容易跑到SPACER上，反应生成bridging。也就是硅化物的形成已经 在源漏和栅极上了，这样就会出现桥接，尤其在细线宽情况下。salicide如果使用TI/CO的话，这个情况比较严重。POLYCIDE是不会有这种情况的。

2. 一般的掺杂物在SALICIDE中的扩散速度极快，所以在多晶中的掺杂物很容易进入salicide而流串到其他地方，多晶硅也因掺杂物流失会有空乏现场产生。对于CMOS的应用，则会有P型和N型掺杂物的相互污染导致VT的变化，严重影响电路运行。有时需要在进行SALICIDE之前，往多晶里面掺入N什么的。减小这种效应。

3.   由于SALICIDE的源漏电阻比采用POLYCIDE的小很多，所以相对来说，在打源漏接触孔时，SALICIDE会比POLYCIDE的少。源漏如果 打的孔多的话，也会影响布局密度。4.   较注重元件关闭状态以及漏电流大小的电路产品，如DRAM，多采用POLYCIDE，因为SALICIDE过程容易造成S/D和衬底接触面的漏电流，严重 影响记忆元胞的资料保存能力。这是我获得的一些原因。另一些还没有弄明白原理。

三、1、Briding现象：就是我说的那个TiSi2和CoSi2对线宽的控制上。因为他们反应机理不同，一个是金属扩散到界面与硅反应，另一个是硅 扩散到界面与金属反应。这两种区别很大程度上决定了SPACER的上面有没有金属硅化物的生成的。

2、它的道理好像不对：Silicide对杂质有无Barrier的作用暂且不论，即使它没有Barrier功能，那POLY中的杂质（一般为P）也是向上扩散的。而ILD一般是BPSG，类似于SiO2，吸B排P，这样P也很难被扩散到BPSG中，即使跑到ILD中，似乎也影响不到Vt。而为了防止Vt的变化，一般都是在长Gate Oxide的过程中掺入 N 的元素气体来阻止杂质透过Gate Oxide金属Channel区而影响Vt。

3、第三点有道理，因为CT Rs确实与CT CD成反比。但是开孔多一点还是有有帮助的，并不是说我CT Rs够了，我就只开一个孔就完了。不行的，这样很容易造成电流局部集中。电流集边效应的。

=============================

polycide:降低栅极电阻

silicide：降低源漏电阻

salicide：既能降低栅极电阻，又能降低源漏电阻

=============================     

POLYCIDE与SALICIDE工艺结构图

POLYCIDE工艺结构图（1）

POLYCIDE工艺结构图（2）SALICIDE工艺结构图（1）SALICIDE工艺结构图（2）

POLYCIDE与SALICIDE两种工艺目的

POLYCIDE

1. 减小栅极电阻

SALICIDE

1. 减小栅极电阻;

2. 减小源漏接触电阻

POLYCIDE与SALICIDE两种工艺制作方法    POLYCIDE

1. 复合层的淀积,  在淀积POLY并掺杂后，连续淀积硅化物（一般为WSi2或者TiSi2）

2. 栅极的刻蚀。

SALICIDE

1. 制作金属层在源漏注入以后，溅射一层金属（一般为Co/Ti）

2. 硅化物的形成进行第一次升温退火，控制适当温度，使得金属和硅生成硅化物，而绝缘层上的金属不会和绝缘层反应生成硅化物。

3. 多于金属的去除用湿法（氨水 双氧水）除去未反应成silicide的金属。

4. 第二次退火进一步降低电阻

POLYCIDE与SALICIDE两种工艺主要区别

1. 源漏电阻方面POLYCIDE    源漏电阻没有减小，为了减小源漏接触电阻，需要打的孔比采用SALICIDE要多一些。SALICIDE     可明显减小源漏接触电阻，设计上就允许采用更小的源漏扩散区面积，并由此进一步减小了S/D和衬底之间的寄生电容，进一步降低RC延迟。

2. 热稳定性POLYCIDE：较好SALICIDE：第一次回火形成的硅化物电阻率较高（生成C49相位结构，温度为T1以下）。需要更高温度的第二次回火，降低电阻(生成C54相位，温度在T1-T2之间).但是，随着silicide厚度的降低以及栅极线宽减小，C49转化为C54的临界温度T1升高，C54结构发生团块化的临界温度T2降低，以致于会出现T1=T2，甚至T2小于T1的情况。这样，随着温度升高，C49结构直接发生团块化，就不存在C54结构这个区间，硅化物的电阻始终较高。故：SALICIDE工艺不适合于0.25um以下的制程。（但是采用Co等其他金属，可以减小这种现象发生，也就是不同金属材料和Si反应，生成物的C49-C54转化温度区间T1-T2会不同，所以实际上0.18um有采用salicide工艺的。）

3. Si和金属的互扩散POLYCIDE：淀积WSi，可以促使硅化物和POLY更好的结合。金属和Si的互扩散不影响器件性能和栅极。SALICIDE：a) 线条边缘电阻升高（对细线条影响严重）对于TiSi2，在形成硅化物的过程中，Si是主要扩散物，在边缘处，可反应的Si少，所以形成的硅化物层就薄，电阻就大，表现出来的结果就是线条边缘的电阻较大，对于细线条的情况此影响非常严重。b) Si扩散到金属上，引起的桥接问题由于Si扩散到金属中的速度大于金属扩散到硅中的速度（对于Ti和Si），所以硅化物不仅会在金属与硅的直接接触面形成，还会在SPACER上形成（尽管在这里金属与氧化层是直接接触），这样就容易造成桥接。c) 通过选择合适的硅化物金属，可减小上述三种效应（比如用Co/Ni代替Ti）。

4. 对掺杂的影响POLYCIDE：只淀积在POLY层上，不存在此类问题。SALICIDE：a) salicide在N/P区的反应情况不同，对于N Si区，形成的硅化物较薄，电阻  较大。P区的情况相反。b) 一般杂质在salicide中的扩散速度极快，所以在多晶中的掺杂物容易进入硅  化物层，而流串至其他地方。多晶会因为掺杂物的流失而产生严重的空乏效 应。对于CMOS工艺，则会有P型N型掺杂物的相互污染，导致Vth的变化。

 ---------------------------------------------------------

        在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現一些可靠度的問題。　　在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-DopedDrain)製程與結構; 為了降低CMOS元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與Rd，而發展出Silicide製程; 為了降低 CMOS元件閘級的寄生電阻 Rg，而發展出 Polycide 製程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造，而發展出所謂 Salicide 製程。         在多晶矽上形成金屬矽化層(silicide)是降低閘極電阻的好方法，而且無論是single poly 或dual poly 製程都可應用實施。一般的做法可分為 polycide 和 salicide 兩類。polycide的作法是在形成閘極氧化層後，連續成長 poly-Si和 silicide（一般為WSi2或TiSi2）薄膜，之後的閘極蝕刻、佈植等程序則和傳統電晶體作法類似。salicide的過程則較複雜，在形成閘極和源／汲極擴散區後，以濺射沉積(sputtering deposition)方式沉積一金屬層（一般為Ti，Co 或Ni），施以第一次快速升溫退火(1st RTA)處理，可使金屬和矽反應成金屬矽化物，而此步驟的溫度和時間參數經控制使得在絕緣層(nitride或oxide)上的金屬不會和絕緣層反應成silicide，所以是一種自我校準的過程。之後再利用一選擇性濕式蝕刻（一般採用NH4OH/H2O2/H2O或H2SO4/H2O2的混合溶液）去除未反應成silicide之金屬部份，留下形成在閘／源／汲極表面的 silicide。若有需要，再以一次2nd RTA的處理使 silicide的阻值進一步降低。和 polycide不同， salicide方式可同時在S/D形成 silicide，所以可明顯降低接觸電阻。這對於深次微米元件是很重要的，因為接觸電阻和接觸面成反比，所以當元件變小後相對地會增加接觸電阻而影響元件之驅動能力。

---------------------------------------------------------

from:https://www.douban.com/note/217597914/http://www.eda-china.com/index.php?a=show&m=Article&id=2860