bearlin12的个人空间 https://blog.eetop.cn/1674463 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

版图笔记(6)

热度 32已有 17845 次阅读| 2019-6-24 08:55 |个人分类:版图笔记|系统分类:芯片设计| 版图, 笔记

工艺进步对后端工作影响有多大?

工艺变化带来的漏电流、功耗、以及整体设计上巨大的变化。从.18.09可以说是革命性的变化,以致后来的.045从设计上都可以说完全不同,很多甚至边物理原理都不一样了,如出现了量子效应。

主要是电器特性上的变化,工艺缩小以后,要多考虑诸如power analysisIR drop(压降)、X-talk这些附加效应。前端设计师只关心逻辑上是不是实现他所要的功能,芯片的电气特性需要后端工程师来把握。

工艺每进一步,如从.18.13器件面积会缩小一半,性能会提高1-2倍,应该说尺寸越小,后端要考虑的问题越多,在.18甚至更大尺寸时,差不多不要跑SI(信号完整性分析),到了.09就必需要了。

工艺越小,集成度越高,会带来散热和功耗问题。还会出现量子效应。线宽越窄,会带来延迟和寄生问题。

电迁移和打孔的多少有什么关系?

如果没有防止电迁徙的措施,更多的孔会加强迁徙,主要是随着工艺尺寸的减小,孔的侧壁越来越陡峭,而铝蒸汽并非各向同性淀积,使得金属在经过氧化物台阶时变薄,导致横截面积减小,因而电流密度增大,加速了电迁徙。

不过,目前工艺都有防护措施,比如使用淀积铝制前,淀积一层难溶阻挡金属(各项同性淀积)来减小侧壁的陡峭度,现在用的最多的好像是钨塞,另外,金属使用的不是钝铝,而是铝铜合金,而铜可以起到抑制电迁徙的作用。

剩余空间加电源地线电容,加PMOS还是NMOS的简单分析

PMOS做电容的时候,PMOSNWELL与衬底(p型)形成一个反偏二极管,当地线上来一个瞬间大电流,能通过这个来对MOS电容栅极进行保护。在栅极上加一个小电阻是常用的做法。

PMOS电容比NMOS电容小,如不考虑ESD的可靠性方面,单从电容滤波方面考虑,NMOSPMOS好。

模拟版图中带隙基准与振荡器的关系

电路离不开时钟(CLK),时钟离不开振荡器(SOC),振荡器离不开偏置(BIAS),偏置离不开时钟,电流源离不开带隙基准(Bandgap)。

带隙基准对周边环境要求高,不希望受到脉冲信号的干扰,而这样的脉冲信号恰恰来自振荡器。如果两者距离太远,由基准源来的偏置电流要经过漫长的路途才能到达振荡器,难免受到其它信号的干扰。如果两者距离太近,带隙基准又会受到振荡器的直接干扰。对于这问题,一般这样处理。注意观察常规带隙基准电路,一般在其放大器的输出部分的栅极会接一个比较大的MOS电容,起到稳定输出的作用,这个电容相对放大器的差分对管和PNP管对于噪声的敏感度不高,可放在bandgap的边缘部分。

为了吸收来自电源电压波动带来的影响,bandgap输出会有一个减小电源波动的电路,其原理是比较bandgap的输出和电源的取样值,结果经过比较器送到电源的下拉管。如果电源取样值高于bandgap输出值,则下拉管打开,减弱电源,否则下拉管关闭。因此,可以利用这部分取样电阻来达到隔离bandgapSOC的目的。

bandgap靠近SOC的边缘,摆放上取样的电阻,然后再用guard ring隔离。SOC部分,RC振荡器由两个比较器,取样电阻和RC网络组成,在输出端会有RS触发器和输出驱动管。取样电阻上的电流电压变化小,放在振荡器边缘靠近bandgap地方,然后放上RC网络,再放振荡器中的两个比较器,在最远离bandgap的一端放置输出RS触发器和驱动管。一般来说,这样效果会比较好。

运放版图的布局

做二维中心对称,在输入管的两侧加好dummy管,在最外围加上厚一点的guard ring。连线从管子外围绕。匹配性要求高的管子尽量靠得近一些。如果放大级也用差分形式的电路,则比照处理。电流偏置的管子单独画在一起,用guard ring包起来。用作比较器的运放只对输入级要求较高,其它可灵活处理。

设置Cadence快捷键

① 找到leBinKeyS1.il,在文件里设置好快捷键命令

② 在启动icfb&的路径下,ls -a,显示隐藏文件

③ vi .cdsinit,在.cdsinit的最后面load(PATH/leBindKeyS1.il)

④ 然后关掉重启cadence就可以了

注:其它快捷可单独写个脚本,再load.cdsinit就可以永久使用。leBindKeyS1.il的文件只有基本的快捷打开方式。

层次化run LVS

InputH_CellsUse H_Cells fileView

写个文件:layout name     Schematic name

Cell01  Cell01

...  ...

Shift+C高级用法

MPPMultiPartPath))时每层都有“choppable”属性,þ可切、¨不可切。

IC61设置画线时有间距提示白线

OptionDRD Edit...DRD ModeþEnforce(禁止)þNotify(提示)¨Halos

三极管工作原理

三极管,是一种电流控制电流的半导体器件。

作用:把微弱信号放大成幅度值较大的电信号,也作触点开头。

1. 电流广大

NPNBE的电流叫基极电流IbCE的电流叫集电极电流Ic,两个电流都是流向E级。

放大作用:IcIb控制(假设电源能够提供给集电极足够大的电流的话),并且Ib很小的变化,会引起Ic很大的变化,且变化满足一定的比例关系,Ic=Ib·β即电流变化放大了β倍,(β一般远大于1,例如几十,几百)。

如果将一个变化的小信号加到BE之间,就会引起Ib的变化,Ib变化被放大后,导致Ic很大变化。如果Ic是流过一个电阻R,由U=RI可以算得电压,这个电阻就会发生很大变化,电阻的电压,就是放大后的电压信号。

2. 偏置电路

三极管在实际放大电路中要加偏置电路。因为:

① BE结的非线性(相当于二极管),Ib的输入电压大到一定程度后才能产生(对于硅管,常取0.7V),当BE之间电压小于0.7VIb都是0,如果我们事先在三极管B上加一个合适的电流(叫偏置电流,电阻Rb是用来提供这个电流的,叫作基极偏置电阻),当一个小信号与偏置电流叠加在一起,小信号就会导致Ib的变化,就会放大并在C上输出。

② 输出信号范围要求,如果没有偏置,那么只有对那些增加的信号放大,而对减小的信号无效(因为没有偏置时Ic0,不能再减小)。而加上偏置,事先让Ic有一定电流,当输入的Ib变小时,Ic就可以减小;当输入Ib增大时,Ic就增大,这样减小和增大信号都可以被放大。

3. 开头作用

Ib增大,不能使Ic继续增大时,就饱和了。Ib·β>Ic,饱和后,CE之间的电压将很小,相当于一个开头闭合(导通)。当Ib=0时,Ic=0,相当于开头断开。

顶层没有PIN名也能过LVS

取消LVS OptionsSupplyIgnore layout and source ports during comparison

取消Calibre高亮

CalibreClear Highlights

IC61电路新添加器件XL更新(两种方法)

① 重新Layout XLConnectivityGenerateSelected From Source(先去原理图选择新器件再操作)

② 重新Layout XLConnectivityupdateComponents And NetsOK

IC51电路新添加器件XL更新

重新Layout XLConnectivityupdateComponents And NetsOK

IC61的Pcell

LaunchPluginsPcell

IC61设置层

layer中右键先取消Edit layer Set Members勾选再勾选Edit Layer Set Members选中层的VSvsm

O调孔(IC51IC61区别)

IC51:leHiCreate Contact

IC61:leHICreate Via

关于无法保存display.drf

每次重启一次都要Load上次保存的display.drf

Linux打开文件权限

Chmod 777 xxx(文件或文件名)

Linux查看主机名

Hostnamectl

Linux查看网络连接

Ifconfig

IC61器件排列两种方法:

① WindowsAlign工具栏中操作

② A+F3þMove/Stretchuser spacingAperture(设置光圈大小)Depth(设置层深度)Hide选中两个器件的层排列

IC61自动Label标号

LþAutoFrom Instanceselect layer:TEXTFont:romanHeight:1show name of:InstanceHide在器件上标号

IC61 LVS时器件定义

找到xxx.sp文件CalibreNetlist Export...Include File xxx.sp文件OKrun lvs

打包压缩文件

压缩tar cvf FileName.tar.gz FileName

解压tar xvf FileName.tar.gz

Tar.gz打包并压缩

-c:建立压缩档案

-x:解压

-r:向压缩归档文件末尾追加文件

-u:更新压缩包中的文件

-v:显示所有过程

-f:使用档案名字

IC61画线(自动分线)

<key>P leHiCreateWire()画线时右键auto Tap wire

IC61自动打孔

OAutoMin Number of Cuts2Hide

IC61 Net飞线关系

ConnectivityNetsShow/Hide All Incomplete Nets

IC61加线名

ConnectivityNetsAssignF3

IC61旋转

Shift+O

24

点赞

刚表态过的朋友 (24 人)

发表评论 评论 (12 个评论)

回复 吹泡泡的小鱼 2019-7-24 16:12
good
回复 zhao!!! 2020-7-30 11:37
我想问下61XL功能需要怎么实现,是需要安装专用licence,还是正常自带功能
回复 bearlin12 2021-1-4 11:48
zhao!!!: 我想问下61XL功能需要怎么实现,是需要安装专用licence,还是正常自带功能
正常自带的。
回复 hellobz 2021-7-6 15:09
总结得很好啊
回复 最爱吃饺子 2022-2-14 15:39
笔记6
回复 小煤球joy 2022-3-28 19:47
请问create  MPP   怎么设置快捷键呢
回复 bearlin12 2022-3-29 10:02
小煤球joy: 请问create  MPP   怎么设置快捷键呢
leHiCreateMPP
回复 MrHlayout 2022-7-12 15:59
楼主纠正一下,SOC是系统级芯片,OSC是振荡器
回复 bearlin12 2022-7-13 09:18
MrHlayout: 楼主纠正一下,SOC是系统级芯片,OSC是振荡器
感谢纠正
回复 木子李木子 2023-7-14 10:39
请问楼主,剩余空间加电容,NMOS原因分析有吗?求一下,现在这个写的转折太快不是太明白
回复 我是噪声 2024-7-29 12:00
振荡器是osc
回复 单车镜头毁三代 2024-10-8 13:51
自动打孔那边补充一点,在O+F3的界面,点击options,然后取消M1-GT层次的打孔,不然在设计过程中误触到一些GT层打孔没有删除在后续lvs会非常麻烦找不到错误地点

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 4

    总排名
  • 2

    关注
  • 605

    粉丝
  • 249

    好友
  • 361

    获赞
  • 141

    评论
  • 60163

    访问数
关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-31 00:34 , Processed in 0.017340 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部