日志
先进工艺的硬伤 -- leakage
热度 19| |
先进工艺的好处就不讲了。
以最常用的D Flip Flop 为例，查了同一家 Foundary 的几个PDK。
65/55nm: 9nA
40nm ULP: 22nA
22nm ULL: 91nA
假设芯片在待机状态下有100个DFF需要继续工作，其他数字电路全部断电。 即使这100个 DFF 只跑 32KHz，不算 dynamic power，仅仅 leakage 这一项，电流消耗为：
65/55nm: 0.9 uA
40nm: 2.2 uA
22nm: 9.1 uA
如果这个芯片是给苹果手表做的，后面两个方案基本是立马被拒了。
绝大部分速度要求不高的场合， 先进工艺可能不是很好的选择。 Mask价格贵得离谱就不说了，仅低功耗这一项， 先进工艺就不占优势了。 即使速度有要求, 在设计上多动点脑筋， 在架构上多优化， 老工艺一样可以跑得非常快。 130nm, 跑400，500MHz，也是做得到的。
看到国内这么多年轻的公司纷纷上28nm, 14nm， 有感而发。 人微言轻，但还是希望能避免一些不必要的学费。
发表评论 评论 (25 个评论)
- 回复 orientview
- 感谢指点，有没有代表性的论文或者书籍，可以拿来参考的啊？
- 回复 orientview
- 谢谢，那岂不是要在片内做很多不同电压的LDO/DCDC ?
- 回复 jake
- chip level无非就是multi power domain，multiple power mode/power scheme之类，基本想法都很朴素
orientview: 是的，我们就是想在cmos 28nm或者40nm上面做到low power low leakage，该怎么搞呢？
- 回复 orientview
- 是的，我们就是想在cmos 28nm或者40nm上面做到low power low leakage，该怎么搞呢？
- 回复 jake
- 特别贵，据说支持也不好。ST Micro有
orientview: FD-SOI，是不是特别贵？哪些foundry有28nm FD-SOI呢？
如果想用普通的工艺实现low power low leakage，就要在设计上多下功夫，还是做得到的。
- 回复 orientview
- FD-SOI，是不是特别贵？哪些foundry有28nm FD-SOI呢？
- 回复 orientview
- 28nm，有没有同时具备low-leakage和ultra-low-power的制程呢？
- 回复 orientview
- 系统工程师如果不是IC设计出身，能够干好吗？
jake: 写spec，开会协调
- 回复 orientview
- 系统工程师的responsibility是什么啊？
jake: 谢谢评论！ 是的，确实各个方面要综合考虑。 Performance 要求高，必须上新工艺，那就只能在设计上多下功夫。 工艺可以控制，那就自由度更大了。
遗憾的是，很 ...
- 回复 jake
- FD SOI, Finfet 理论上 leakage 肯定是低的，但是这两个工艺都非常贵，大多数芯片没有足够多的出货量，足够高的单价，无法支持这样的投资
Ryan-1005: 16，14换了Finfet工艺了，leakage要好得多吧
- 回复 jake
- 谢谢评论！ 是的，确实各个方面要综合考虑。 Performance 要求高，必须上新工艺，那就只能在设计上多下功夫。 工艺可以控制，那就自由度更大了。
398144753: 个人认为这是一个折衷问题，其实两个方向都可以。
如果design house体量足够大，有自己的工艺部分，就能微调实现低功耗工艺；
另一方面，设计上也有一些低功耗的 ...
遗憾的是，很多系统工程师架构工程师没有足够的 IC 设计经验，最后出废品的概率很大。 这点苹果做得很好。 系统工程师都是 IC 设计出身，而且非常有经验。
- 回复 398144753
- 个人认为这是一个折衷问题，其实两个方向都可以。
如果design house体量足够大，有自己的工艺部分，就能微调实现低功耗工艺；
另一方面，设计上也有一些低功耗的结构实现。
总之，还是要看系统工程师或架构工程师均衡考量PPA了。
/1 
eetop公众号
创芯大讲堂
创芯人才网