- 无权查看
无权查看
现在还没有动态
现在还没有日志
- 有想一起搞LMX2595的反提电路的小伙伴吗，或者已经有的吗，有偿分担。
- 锁相环的LOCK侦测模块，有VerilogA代码或者文章参考吗。
- 如何给virtuoso的library manager界面增加拷贝选中cell name的功能
- virtuoso的cell名字太长，导出的网表结果命名为sub0?
- 1bit输入和多比特输出的的sigma-detla ADC中的CIC滤波器如何敲代码呢。
- 有想一起交流电路建模的小伙伴吗。数字、模拟或者数模混合等
- 开源的simsar工程，仿真报错，然后官网申请老说验证码错误。有人跑通过吗
- 并行接口，有48个通道。一般怎么看串扰会高效一点呢？
- virtuoso的cell名字太长，导出的网表结果命名为sub0?
- 两个cdl怎么做SVS？前提没有calibre的lvs规则，或许可以自己写，但怎么写呢？
/2 
eetop公众号
创芯大讲堂
创芯人才网