现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- 好东西 Verilog SystemVerilog
- ZYNQ DDR3L MT41K256M16TW 107 125适配
- Xilinx FPGA Verilog / VHDL Synthesis 可综合 编码规范
- ug903-vivado-using-constraints 2015.2
- Synthesis and Simulation Design Guide UG626 (v 14.4) December 18, 2012
- pg223-canfd Xilinx
- A_Guide_to_Writing_your_PhD_Proposal
- ug900-vivado-logic-simulation
- Xilinx XCell Blog 资料[压缩包]
- Xilinx XCell Blog 资料
/1 
eetop公众号
创芯大讲堂
创芯人才网