统计信息
现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- Tutorial 清华微电子所 2008 - 低噪声放大器的分析与设计
- 清晰版 - Computer-Aided Design of Analog Integrated Circuits and Systems
- Berkeley Spice3f5 simulator on RHEL6
- 经典黑魔书[Johnson & Graham]High-speed Digital Design 中文版
- TCAS-I_2021-05 期刊完整版
- JSSC-2021-05 期刊完整版
- JSSC-2021-04 期刊完整版
- JSSC-2021-03 期刊完整版
- JSSC-2021-02 期刊完整版
- JSSC-2021-01 期刊完整版
-
- amodaman
- 因为从命令行启动的RVE并没有建立与Cadence的Layout Editor之间的socket 通信管道。
-
- Williams00
- 大佬您好 请教一个问题 我这边用脚本跑完DRC 自动调用RVE查看结果 不能highlight到layout上面 这个怎样才能和virtuous联动起来呢？
-
- Yuki_IC
- 大佬，请问下您有空的话可以解答我有关全差分运放环路PM相较于开环PM下降的问题吗
https://bbs.eetop.cn/thread-980993-1-1.html
-
- shen0119
- 大佬，你有空吗？帮我看看开关电容共模反馈
https://bbs.eetop.cn/thread-973519-1-1.html
-
- 慕容包皮
- https://bbs.eetop.cn/thread-882467-2-15.html
amodaman: 帖子在哪儿啊？
-
- 慕容包皮
- 大佬，想问一下关于有个帖子里面ViaDefName赋值的问题，您有解决吗，因为我这边也一直在尝试改via的层次，但是这个参数无法赋值，另外我用CC的时候TCL也没法改孔的名字，还请您有空帮我解答
-
- 高猛高
- 大佬你好，请问下鼠标中键有个重复上一次操作的快捷键，怎么关闭它？
-
- amodaman
- 这要怎么看啊，ERC说你没接，就是没接。
-
- yanjunfan
- 大大能帮忙看下我最新的帖子的问题吗
-
- wensji
- 大佬，我想问一下关于高带宽，高摆幅的运放结构，是全差分的，-3db带宽大概为100~200MHz.增益的话70db就可以，摆幅的话是全摆幅，现在我打算用增益自举的折叠式运放，增益，带宽满足，但摆幅不够，我想的是在后面加一级共源级，但共模反馈又不好弄，大佬 ，有推荐的论文结构，或者说运放的结构.
-
- wxy2007
- 好的，感谢感谢
-
- amodaman
- 是的
-
- wxy2007
- 感谢回复，所以您的意思是说，当我在做瞬态仿真时，不会因为仿真时间的长短而去考虑设置seed值的大与小，任何一个seed值都应该要能满足SPEC的吗？
-
- amodaman
- 你要是对随机函数的原理有了解就会知道这其中的原因了。 首先，计算机不是一个随机的东西，相同的输入条件反复运行，一定是出来相同的结果，要不然问题就大了。所以计算机要产生随机数，是一个假随机，即所谓的pseudorandom, 其随机性大小取决于在多大的范围内不会表现出可重复的规律性。如果输入相同的seed, 那么就应该产生相同的随机序列。这也是蒙地卡罗实验需要随机性的同时，也需要做到可跟踪行的地方。seed值不在乎是多少，等于多少都无关紧要，重要的是一样还是不一样。我每次重复运行蒙地卡罗仿真， 只要seed是一样的，出来 ... ...
-
- wxy2007
- Patrick，想请教个问题，verilogA中的$rdist_normal(seed, mean,standard_deviation)，这个函数中，seed值的设置会对结果产生什么预期的、影响？我以在VCO的verilogA model中，加jitter为例：尝试改变了seed值，会得到不同的VCO输出，我该怎么确定我用的seed值是合理的？
-
- qishaofeng
- 和一家日本芯片公司在中国成立合资公司，代理日本公司的产品，并且合作开发新产品。
amodaman: 在做什么创业？
最近访客
14 分钟前
3 天前
4 天前
5 天前
5 天前
5 天前
6 天前
6 天前
6 天前
6 天前
6 天前
6 天前
2025-04-11
2025-04-11
2025-04-11
2025-04-10
2025-04-10
2025-04-10
/1 
eetop公众号
创芯大讲堂
创芯人才网