日志

分享使用EDIF In创建数字库的symbol: 2024-4-25 16:06; 当foundry提供的数字库没有symbol的时候，有时候会提供symbol的EDIF文件，这时候就需要用到Virtuoso的EDIF in功能，截图如下，可参考。; 44 次阅读|0 个评论

分享 Spice in 导入电路图注意事项: 2024-4-22 19:44; 使用spice-in导入网表（CDL)转换为电路图的时候，有以下注意事项：使用device map，精准传到各个不同器件的property。指定待导入的网表。指定目标库（target library） --------------------------------------------------------------------------------- 其中device map的定 ...; 106 次阅读|0 个评论

分享 spectre仿真save输出通配符（wildcards)的使用: 2024-4-15 13:37; C家仿真工具spectre可以支持通配符的输出控制，可以将仿真中不关心的节点通过通配符进行过滤，去除等操作。例如：仿真的时候，有些pdk会自动将resistor的segment转换成子电路的形式，并且连接点产生如netxxx的内部节点。如果使用save all选项，并且选择all net，那么这些netxxx的节点会被save下来，但其实这是我们不关 ...; 154 次阅读|0 个评论热度 1

分享发现搞PLL还真是复杂: 2007-2-5 17:57; 天气 : 晴朗心情 : 高兴这2周一直在看PLL设计方面的书，主要看了razavi的CMOS design还有N多IEEE的paper以及PLL simulation design and apllication，终于有了一些心得了，把电路搞出来了。欣慰中ing; 1075 次阅读|3 个评论