设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

NC| modelsim| 面试|

分享 NCVerilog设计秘诀与点评: sunt8707 2012-7-27 10:57; 红色括号与文字）是我的点评 1. This approach allows completely transparent mixed language, mixed-level, and mixed cycle-event simulations. It also lays the foundation for mixed signal simulations. 2.External Interface: (1) VHDL: VHPI,OMI (2) Verilog: PLI, VPI, OMI （Modelsim和VCS也有这个功 ...; 个人分类: NC|5565 次阅读|0 个评论热度 1

分享 NC-Verilog控制命令: sunt8707 2012-7-27 10:47; http://www.haogongju.net/art/1478529 我们知道，由于NC-Verilog使用了Native Com pile Code 的技术来加强电路模拟的效率，因此在进行模拟时必须经过compile(ncvlog 命令）以及elaborate(ncelab命令）的步骤。编译之后，针对每一个HDL设计单元会产生中间表达。接着elaborate命令会建立整个电路的结构 ...; 个人分类: NC|1511 次阅读|0 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 22:54 , Processed in 0.010051 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部